Institut Teknologi Komputer Akademi Sains China membentangkan projek XiangShan, yang sejak 2020 telah membangunkan pemproses terbuka berprestasi tinggi berdasarkan seni bina set arahan RISC-V (RV64GC). Perkembangan projek ini dibuka di bawah lesen MulanPSL 2.0 yang permisif.
Projek ini telah menerbitkan penerangan tentang blok perkakasan dalam bahasa Pahat, yang diterjemahkan ke dalam Verilog, pelaksanaan rujukan berdasarkan FPGA, dan imej untuk mensimulasikan pengendalian cip dalam Verilator simulator Verilog terbuka. Gambar rajah dan perihalan seni bina juga tersedia (jumlah lebih daripada 400 dokumen dan 50 ribu baris kod), tetapi sebahagian besar dokumentasi adalah dalam bahasa Cina. Debian GNU/Linux digunakan sebagai sistem pengendalian rujukan yang digunakan untuk menguji pelaksanaan berasaskan FPGA.
XiangShan mendakwa sebagai cip RISC-V berprestasi tertinggi, mengatasi SiFive P550. Bulan ini ia dirancang untuk melengkapkan ujian ke atas FPGA dan mengeluarkan cip prototaip 8 teras yang beroperasi pada 1.3 GHz dan dikeluarkan oleh TSMC menggunakan teknologi proses 28nm, yang diberi nama kod "Tasik Yanqi". Cip termasuk cache 2MB, pengawal memori dengan sokongan untuk memori DDR4 (sehingga 32GB RAM) dan antara muka PCIe-3.0-x4.
Prestasi cip pertama dalam ujian SPEC2006 dianggarkan pada 7/Ghz, yang sepadan dengan cip ARM Cortex-A72 dan Cortex-A73. Menjelang akhir tahun, pengeluaran prototaip "South Lake" kedua dengan seni bina yang lebih baik dirancang, yang akan dipindahkan ke SMIC dengan teknologi proses 14nm dan peningkatan frekuensi kepada 2 GHz. Prototaip kedua dijangka berprestasi pada 2006/Ghz dalam ujian SPEC10, yang hampir dengan pemproses ARM Cortex-A76 dan Intel Core i9-10900K, dan lebih baik daripada SiFive P550, CPU RISC-V terpantas, yang mempunyai prestasi 8.65/Ghz.
Ingat bahawa RISC-V menyediakan sistem arahan mesin terbuka dan fleksibel yang membolehkan mikropemproses dibina untuk aplikasi sewenang-wenangnya tanpa memerlukan royalti atau mengenakan syarat untuk digunakan. RISC-V membolehkan anda mencipta SoC dan pemproses yang terbuka sepenuhnya. Pada masa ini, berdasarkan spesifikasi RISC-V, syarikat dan komuniti yang berbeza di bawah pelbagai lesen percuma (BSD, MIT, Apache 2.0) sedang membangunkan beberapa dozen varian teras mikropemproses, SoC dan cip yang telah dihasilkan. Sistem pengendalian dengan sokongan berkualiti tinggi untuk RISC-V termasuk Linux (kini sejak keluaran Glibc 2.27, binutils 2.30, gcc 7 dan kernel Linux 4.15) dan FreeBSD.
Sumber: opennet.ru