Die Willow Cove-verwerker-kernontwerp is gebaseer op Sunny Cove, Intel se eerste werklik nuwe kernontwerp in 5 jaar. Sunny Cove word egter slegs in 10nm Ice Lake-verwerkers geïmplementeer, en Willow Cove-kerne moet in Tiger Lake-SVE's (10nm+ prosestegnologie) verskyn. Massadruk van 10nm Intel-skyfies word tot die einde van 2020 vertraag, so aanhangers van Intel-oplossings kan dalk nog 'n jaar met 'n relatief ou argitektuur gelaat word.
Maar dit blyk dat Intel besig is om die Willow Cove-kerne aan te pas by sy moderne 14-nm-standaarde, en dit kan reeds in Rocket Lake-verwerkers geïmplementeer word. Dit is ten minste gerapporteer deur Twitter-gebruiker @chiakokhua, 'n afgetrede VLSI (Very Large Scale Integrated Circuit)-ingenieur wat verskeie nuus oor SVE-argitektuur op sy rekening plaas.
Hier is die regte vertaling:
“Verskoning, foute gemaak om die spesifikasie te kopieer. RKL-UP3/S moet AVX-512 wees."
"In gewone taal: RKL = 14nm weergawe van TGL, minus iTBT, met verswakte IGD"
“Plus het VRM-skema na SVID verander.”
- RetiredEngineer® (@chiakokhua)
Hy het opgemerk dat die tegniese dokumente Rocket Lake in wese beskryf as 'n 14nm-aanpassing van Tiger Lake, maar met 'n baie kleiner transistorbegroting wat aan die geïntegreerde grafika toegewys is: dit is wat ingenieurs moes doen om ruimte vir groter verwerkerkerne vry te maak. Ook die FIVR (Fully Integrated Voltage Regulator) van Tiger Lake in hierdie verwerker sal vervang word met 'n tradisionele SVID VRM-kragbestuurstelsel.
Uit vroeëre verslae is dit bekend dat die 14nm Rocket Lake-S-matrys tot 8 verwerkerkerne sal insluit, hoewel sy voorganger, Comet Lake-S, tot 10 kerne gehad het. Dit is nou duidelik dat die verminderde aantal kerns blykbaar gedeeltelik geneutraliseer sal word deur winste in terme van die aantal instruksies wat per klok (IPC) uitgevoer word. Dit kan die eerste groot toename in IPC wees sedert Skylake-verwerkers.
Bron: 3dnews.ru