Bildiyimiz kimi, bu ilin mart ayında TSMC 5 nanometrlik məhsulların sınaq istehsalına başlayıb. Bu, Tayvanda yeni Fab 18 zavodunda baş verib. 5nm həllərin buraxılması üçün. 5nm N5 prosesindən istifadə edərək kütləvi istehsal 2020-ci ilin ikinci rübündə gözlənilir. Həmin ilin sonuna qədər məhsuldar 5nm texnoloji texnologiya və ya N5P (performans) əsasında çiplərin istehsalına başlanılacaq. Prototip çiplərin mövcudluğu TSMC-yə şirkətin dekabrda ətraflı danışacağı yeni proses texnologiyası əsasında istehsal olunan gələcək yarımkeçiricilərin imkanlarını qiymətləndirməyə imkan verir. Ancaq artıq bir şey tapa bilərsiniz TSMC tərəfindən IEDM 2019-da təqdimat üçün təqdim edilmiş tezislərdən.
Təfərrüatları dəqiqləşdirməzdən əvvəl TSMC-nin əvvəlki açıqlamalarından bildiklərimizi xatırlayaq. 7nm proseslə müqayisədə, 5nm çiplərin xalis performansının 15% artacağı və ya performansın eyni qaldığı təqdirdə istehlakın 30% azalacağı iddia edilir. N5P prosesi daha 7% məhsuldarlıq və ya istehlakda 15% qənaət əlavə edəcəkdir. Məntiq elementlərinin sıxlığı 1,8 dəfə artacaq. SRAM hüceyrə miqyası 0,75 faktorla dəyişəcək.
5nm çiplərin istehsalında EUV skanerlərinin istifadə miqyası yetkin istehsal səviyyəsinə çatacaq. Transistor kanalının strukturu, ola bilsin ki, silikonla birlikdə və ya onun yerinə germaniumdan istifadə etməklə dəyişdiriləcək. Bu, kanalda elektronların artan hərəkətliliyini və cərəyanların artımını təmin edəcəkdir. Proses texnologiyası bir neçə nəzarət gərginliyi səviyyəsini təmin edir ki, bunların ən yüksəki 25 nm proses texnologiyasındakı eyni ilə müqayisədə 7% performans artımını təmin edəcəkdir. Giriş/çıxış interfeysləri üçün tranzistorun enerji təchizatı 1,5 V ilə 1,2 V arasında dəyişəcək.
Metalizasiya və kontaktlar üçün deşiklərin istehsalında daha da aşağı müqavimət göstərən materiallar istifadə ediləcəkdir. Ultra yüksək sıxlıqlı kondansatörlər metal-dielektrik-metal sxemindən istifadə etməklə istehsal olunacaq və bu, məhsuldarlığı 4% artıracaq. Ümumiyyətlə, TSMC yeni aşağı K izolyatorların istifadəsinə keçəcək. Silikon vafli emal sxemində yeni "quru" proses, Metal Reaktiv İon Ovlama (RIE) görünəcək ki, bu da misdən istifadə etməklə (30 nm-dən kiçik metal kontaktlar üçün) ənənəvi Dəməşq prosesini qismən əvəz edəcək. Həmçinin ilk dəfə olaraq mis keçiricilər və yarımkeçiricilər arasında maneə yaratmaq üçün (elektromiqrasiyanın qarşısını almaq üçün) qrafen qatından istifadə olunacaq.
IEDM-də dekabr hesabatı üçün sənədlərdən 5 nanometrlik çiplərin bir sıra parametrlərinin daha yaxşı olacağını öyrənə bilərik. Beləliklə, məntiq elementlərinin sıxlığı daha yüksək olacaq və 1,84 dəfəyə çatacaq. SRAM hüceyrəsi də daha kiçik olacaq, sahəsi 0,021 µm2 olacaq. Eksperimental silisiumun performansı ilə hər şey qaydasındadır - 15% artım, eləcə də yüksək tezliklərin dondurulması halında istehlakda mümkün 30% azalma əldə edilmişdir.
Yeni proses texnologiyası inkişaf prosesinə və məhsullara rəngarənglik qatacaq yeddi nəzarət gərginliyi dəyərindən seçim etməyə imkan verəcək və EUV skanerlərinin istifadəsi mütləq istehsalı asanlaşdıracaq və onu ucuzlaşdıracaq. TSMC-yə görə, EUV skanerlərinə keçid 0,73nm proseslə müqayisədə xətti ayırdetmədə 7x yaxşılaşma təmin edir. Məsələn, birinci təbəqələrin ən kritik metalizasiya qatlarını istehsal etmək üçün beş şərti maska əvəzinə yalnız bir EUV maskası və müvafiq olaraq beş əvəzinə yalnız bir istehsal dövrü tələb olunacaq. Yeri gəlmişkən, EUV proyeksiyasından istifadə edərkən çipdəki elementlərin nə qədər səliqəli olduğuna diqqət yetirin. Gözəllik və hamısı budur.
Mənbə: 3dnews.ru