Iskuille ja tärinälle altistuneiden elektronisten laitteiden luotettavuusanalyysi – yleiskatsaus

Journal: Shock and Vibration 16 (2009) 45–59
Tekijät: Robin Alastair Amy, Guglielmo S. Aglietti (Sähköposti: [sähköposti suojattu]) ja Guy Richardson
Tekijät: Astronautical Research Group, University of Southampton, School of Engineering Sciences, Southampton, UK
Surrey Satellite Technology Limited, Guildford, Surrey, Iso-Britannia

Tekijänoikeus 2009 Hindawi Publishing Corporation. Tämä on Creative Commons Attribution License -lisenssillä jaettu avoimen pääsyn artikkeli, joka sallii rajoittamattoman käytön, jakelun ja jäljentämisen missä tahansa välineessä edellyttäen, että alkuperäiseen teokseen viitataan asianmukaisesti.

Abstrakti. Tulevaisuudessa kaikkien nykyaikaisten elektronisten laitteiden toiminnallisuuden odotetaan kasvavan samalla, kun ne kestävät iskuja ja tärinäkuormia. Luotettavuuden ennustaminen on vaikeaa elektronisten laitteiden monimutkaisten vaste- ja vikaominaisuuksien vuoksi, joten nykyiset menetelmät ovat kompromissi laskentatarkkuuden ja kustannusten välillä.
Elektroniikkalaitteiden luotettavuuden luotettava ja nopea ennustaminen dynaamisilla kuormituksilla on erittäin tärkeää teollisuudelle. Tämä artikkeli osoittaa ongelmia elektronisten laitteiden luotettavuuden ennustamisessa, jotka hidastavat tuloksia. On myös otettava huomioon, että luotettavuusmalli rakennetaan yleensä ottaen huomioon useiden samanlaisten komponenttien laaja valikoima laitekokoonpanoja. Tässä artikkelissa verrataan neljää luotettavuuden ennustusmenetelmien luokkaa (vertailumenetelmät, testitiedot, kokeelliset tiedot ja epäonnistumisen fyysisten syiden mallinnus - vian fysiikka) yhden tai toisen menetelmän käyttömahdollisuuden valitsemiseksi. On huomattava, että useimmat elektroniikkalaitteiden viat johtuvat lämpökuormituksesta, mutta tässä katsauksessa keskitytään häiriöihin, jotka aiheutuvat iskuista ja tärinästä käytön aikana.

Kääntäjän huomautus. Artikkeli on katsaus tätä aihetta käsittelevään kirjallisuuteen. Suhteellisen vanhasta iästään huolimatta se toimii erinomaisena johdatuksena luotettavuuden arvioinnin ongelmaan eri menetelmillä.

1. Terminologia

BGA Ball Grid Array.
DIP Dual In-line -prosessori, joka tunnetaan joskus nimellä Dual In-line Package.
FE äärellinen elementti.
PGA Pin Grid Array.
PCB Printed Circuit Board, joka tunnetaan joskus nimellä PWB (printed Wiring Board).
PLCC muovinen lyijyllinen lastupidike.
PTH Plated Through Hole, joka tunnetaan joskus nimellä Pin Through Hole.
QFP Quad Flat Pack - tunnetaan myös nimellä lokin siipi.
SMA-muotoiset muistiseokset.
SMT Pinta-asennustekniikka.

Alkuperäisten kirjoittajien huomautus: Tässä artikkelissa termi "komponentti" viittaa tiettyyn elektroniseen laitteeseen, joka voidaan juottaa painettuun piirilevyyn, termi "paketti" tarkoittaa mitä tahansa integroidun piirin komponenttia (tyypillisesti mitä tahansa SMT- tai DIP-komponenttia). Termi "kiinnitetty komponentti" viittaa mihin tahansa yhdistettyyn piirilevyyn tai komponenttijärjestelmään korostaen, että liitetyillä komponenteilla on oma massansa ja jäykkyytensä. (Kristaalipakkausta ja sen vaikutusta luotettavuuteen ei käsitellä artikkelissa, joten jatkossa termi "pakkaus" voidaan käsittää jonkinlaisena "kotelona" - noin käännös.)

2. Ongelman kuvaus

Piirilevyyn kohdistuvat isku- ja tärinäkuormat aiheuttavat rasitusta piirilevyn substraattiin, komponenttipakkauksiin, komponenttien jälkiin ja juotosliitoksiin. Nämä jännitykset johtuvat piirilevyn taivutusmomenttien ja komponentin massahitauden yhdistelmästä. Pahimmassa tapauksessa nämä jännitykset voivat aiheuttaa jonkin seuraavista vikatiloista: piirilevyn irtoaminen, juotosliitoksen vika, johtovika tai komponenttipaketin vika. Jos jokin näistä vikatiloista ilmenee, siitä seuraa todennäköisesti täydellinen laitteen vika. Käytön aikana koettu vikatila riippuu pakkaustyypistä, piirilevyn ominaisuuksista sekä taivutusmomenttien ja hitausvoimien taajuudesta ja amplitudista. Hidas edistyminen elektroniikkalaitteiden luotettavuusanalyysissä johtuu lukuisista huomioon otettavista syöttötekijöiden ja vikatilojen yhdistelmistä.

Tämän osan loppuosassa yritetään selittää, kuinka vaikeaa on ottaa huomioon eri syöttötekijöitä samanaikaisesti.

Ensimmäinen vaikeuttava tekijä, joka on otettava huomioon, on nykyaikaisessa elektroniikassa saatavilla oleva laaja valikoima pakettityyppejä, koska jokainen paketti voi epäonnistua eri syistä. Raskaat komponentit ovat herkempiä inertiakuormituksille, kun taas SMT-komponenttien vaste on enemmän riippuvainen piirilevyn kaarevuudesta. Tämän seurauksena näiden peruserojen vuoksi tämän tyyppisillä komponenteilla on suurelta osin erilaiset vikakriteerit massan tai koon mukaan. Tätä ongelmaa pahentaa entisestään uusien komponenttien jatkuva ilmaantuminen markkinoille. Siksi minkä tahansa ehdotetun luotettavuuden ennustusmenetelmän on mukauduttava uusiin komponentteihin, jotta niitä voidaan soveltaa käytännössä tulevaisuudessa. Painetun piirilevyn värähtelyvasteen määräävät komponenttien jäykkyys ja massa, jotka vaikuttavat piirilevyn paikalliseen vasteeseen. Tiedetään, että raskaimmat tai suurimmat komponentit muuttavat merkittävästi levyn vastetta tärinälle asennuspaikoissa. Piirilevyn mekaaniset ominaisuudet (Youngin moduuli ja paksuus) voivat vaikuttaa luotettavuuteen tavoilla, joita on vaikea ennustaa.

Jäykempi piirilevy voi lyhentää piirilevyn kokonaisvasteaikaa kuormitettuna, mutta samalla se voi itse asiassa lisätä paikallisesti komponentteihin kohdistuvia taivutusmomentteja (Lisäksi termisesti aiheutetun vian näkökulmasta on itse asiassa parempi määrittää enemmän yhteensopiva PCB, koska tämä vähentää pakkaukseen kohdistuvaa lämpörasitusta - tekijän huomautus). Pinoon kohdistuvien paikallisten taivutusmomenttien ja inertiakuormien taajuus ja amplitudi vaikuttavat myös todennäköisimpään vikatilaan. Korkeataajuiset matalaamplitudiset kuormitukset voivat johtaa rakenteen väsymisvaurioon, joka voi olla pääasiallinen vika (pieni/suuri syklinen väsymys, LCF viittaa vaurioihin, joita hallitsee plastinen muodonmuutos (N_f < 10^6), kun taas HCF tarkoittaa elastista muodonmuutosta viat , yleensä (N_f > 10^6 ) vikaan [56] - tekijän huomautus) Elementtien lopullinen järjestely piirilevyllä määrittää vian syyn, joka voi johtua yksittäisen komponentin inertiakuormien aiheuttamasta jännityksestä tai paikallisia taivutusmomentteja. Lopuksi on otettava huomioon inhimillisten tekijöiden ja tuotannon ominaisuuksien vaikutus, mikä lisää laitteiden vikojen todennäköisyyttä.

Kun tarkastellaan huomattavaa määrää syöttötekijöitä ja niiden monimutkaista vuorovaikutusta, käy selväksi, miksi tehokasta menetelmää elektronisten laitteiden luotettavuuden ennustamiseen ei ole vielä luotu. Yksi kirjallisuuskatsauksista, joita kirjoittajat suosittelevat tästä aiheesta, on esitetty IEEE:ssä [26]. Tässä katsauksessa keskitytään kuitenkin pääasiassa melko laajoihin luotettavuusmallien luokitteluihin, kuten luotettavuuden ennustusmenetelmään viitekirjallisuuden perusteella, kokeellisista tiedoista, vikaolosuhteiden tietokonemallintamisesta (Physics-of-Failure Reliability (PoF)), eikä siinä käsitellä vikoja. riittävän yksityiskohtaisesti iskun ja tärinän aiheuttamana. Foucher ym. [17] noudattavat samanlaista linjaa kuin IEEE-katsauksessa painottaen merkittävästi lämpövikoja. PoF-menetelmien analyysin aikaisempi lyhyys, erityisesti isku- ja tärinähäiriöihin sovellettaessa, ansaitsee niiden lisäharkinnan. AIAA on laatimassa IEEE:n kaltaista katsausta, mutta katsauksen laajuutta ei toistaiseksi tunneta.

3. Luotettavuuden ennustemenetelmien kehitys

Varhaisin 1960-luvulla kehitetty luotettavuuden ennustemenetelmä on tällä hetkellä kuvattu MIL-HDBK-217F:ssä [44] (Mil-Hdbk-217F on menetelmän viimeisin ja viimeinen versio, julkaistu vuonna 1995 – tekijän huomautus) Käyttäminen Tämä menetelmä käyttää tietokanta elektroniikkalaitteiden epäonnistumisista tietyistä komponenteista koostuvan painetun piirilevyn keskimääräisen käyttöiän saamiseksi. Tämä menetelmä tunnetaan menetelmänä luotettavuuden ennustamiseen viite- ja normatiivisen kirjallisuuden perusteella. Vaikka Mil-Hdbk-217F vanhenee yhä enemmän, vertailumenetelmä on edelleen käytössä. Tämän menetelmän rajoitukset ja epätarkkuudet on dokumentoitu hyvin [42,50], mikä on johtanut kolmen luokan vaihtoehtoisten menetelmien kehittämiseen: fyysisten vikaolosuhteiden tietokonemallinnus (PoF), kokeelliset tiedot ja kenttätestitiedot.

PoF-menetelmät ennustavat luotettavuutta analyyttisesti tukeutumatta aiemmin kerättyihin tietoihin. Kaikilla PoF-menetelmillä on kaksi yhteistä Steinbergin [62] kuvaaman klassisen menetelmän ominaisuutta: ensin tutkitaan piirilevyn värähtelyvaste tiettyyn tärinäärsykkeeseen, sitten testataan yksittäisten komponenttien vikakriteerit tärinäaltistuksen jälkeen. Tärkeä edistysaskel PoF-menetelmissä on ollut hajautettujen (keskiarvostettujen) levyominaisuuksien käyttö painetun piirilevyn matemaattisen mallin luomiseksi nopeasti [54], mikä on vähentänyt merkittävästi painetun värähtelyvasteen tarkan laskemisen monimutkaisuutta ja aikaa. piirilevy (katso kohta 8.1.3). Viimeaikainen kehitys PoF-tekniikoissa on parantanut pintaliitostekniikan (SMT) juotettujen komponenttien vikojen ennustamista; Barkersin menetelmää [59] lukuun ottamatta näitä uusia menetelmiä voidaan kuitenkin soveltaa vain hyvin erityisiin komponenttien ja painettujen piirilevyjen yhdistelmiin. Suurille komponenteille, kuten muuntajille tai suurille kondensaattoreille, on hyvin vähän menetelmiä.
Kokeelliset datamenetelmät parantavat referenssikirjallisuuteen perustuvissa luotettavuuden ennustemenetelmissä käytetyn mallin laatua ja ominaisuuksia. Ensimmäinen kokeelliseen tietoon perustuva menetelmä elektronisten laitteiden luotettavuuden ennustamiseksi kuvattiin vuonna 1999 julkaistussa paperissa käyttäen HIRAP-menetelmää (Honeywell In-service Reliability Assessment Program), joka luotiin Honeywell, Inc:ssä [20]. Kokeellisten tietojen menetelmällä on useita etuja verrattuna menetelmiin, joilla ennustetaan luotettavuutta käyttämällä viite- ja normatiivista kirjallisuutta. Viime aikoina on ilmestynyt monia samanlaisia ​​menetelmiä (REMM ja TRACS [17], myös FIDES [16]). Kokeellisen aineiston menetelmä sekä menetelmä luotettavuuden ennustamiseksi viite- ja normatiivisen kirjallisuuden avulla eivät salli kortin layoutia ja sen toimintaympäristöä tyydyttävästi ottaa huomioon luotettavuuden arvioinnissa. Tämä puute voidaan korjata käyttämällä vikatietoja rakenteeltaan samanlaisilta levyiltä tai levyiltä, ​​jotka ovat altistuneet samanlaisille käyttöolosuhteille.

Kokeelliset datamenetelmät riippuvat laajan tietokannan saatavuudesta, joka sisältää kaatumistietoja ajan mittaan. Jokainen tämän tietokannan vikatyyppi on tunnistettava oikein ja sen perimmäinen syy on määritettävä. Tämä luotettavuuden arviointimenetelmä sopii yrityksille, jotka valmistavat samantyyppisiä laitteita riittävän suuria määriä, jotta huomattava määrä vikoja voidaan käsitellä luotettavuuden arvioimiseksi.

Elektronisten komponenttien luotettavuuden testausmenetelmiä on käytetty 1970-luvun puolivälistä lähtien, ja ne jaetaan tyypillisesti kiihdytettyihin ja ei-kiihdytettyihin testeihin. Peruslähestymistapa on tehdä laitteiston testiajoja, jotka luovat odotetun toimintaympäristön mahdollisimman realistisesti. Testejä suoritetaan, kunnes tapahtuu vika, jolloin MTBF (Mean Time Between Failures) voidaan ennustaa. Jos MTBF:n arvioidaan olevan hyvin pitkä, niin testin kestoa voidaan lyhentää nopeutetulla testauksella, joka saavutetaan nostamalla käyttöympäristön tekijöitä ja käyttämällä tunnettua kaavaa suhteuttamaan kiihdytetyn testin epäonnistumisprosentti vuonna odotettavissa olevaan epäonnistumisasteeseen. operaatio. Tämä testaus on elintärkeä komponenteille, joilla on suuri vikariski, koska se tarjoaa tutkijalle korkeimman tason luottamustietoa, mutta sen käyttäminen levyn suunnittelun optimointiin olisi kuitenkin epäkäytännöllistä tutkimuksen pitkien iterointiaikojen vuoksi.

Nopea katsaus 1990-luvulla julkaistuun työhön viittaa siihen, että tämä oli ajanjakso, jolloin kokeelliset tiedot, testitiedot ja PoF-menetelmät kilpailivat keskenään korvatakseen vanhentuneet menetelmät luotettavuuden ennustamiseksi hakuteosten perusteella. Jokaisella menetelmällä on kuitenkin omat etunsa ja haittansa, ja oikein käytettynä se tuottaa arvokkaita tuloksia. Tämän seurauksena IEEE julkaisi äskettäin standardin [26], jossa luetellaan kaikki nykyään käytössä olevat luotettavuuden ennustamismenetelmät. IEEE:n tavoitteena oli laatia opas, joka antaisi insinöörille tietoa kaikista käytettävissä olevista menetelmistä ja kunkin menetelmän eduista ja haitoista. Vaikka IEEE-lähestymistapa on vielä pitkän kehityksen alussa, sillä näyttää olevan omat puolensa, sillä AIAA (American Institute of Aeronautics and Astronautics) noudattaa sitä ohjeella nimeltä S-102, joka on samanlainen kuin IEEE, mutta ottaa myös huomioon kunkin menetelmän tietojen suhteellisen laadun [27]. Nämä oppaat on tarkoitettu vain yhdistämään menetelmät, jotka kiertävät kaikkialla maailman näistä aiheista julkaistussa kirjallisuudessa.

4. Tärinän aiheuttamat viat

Suuri osa aiemmasta tutkimuksesta on keskittynyt ensisijaisesti satunnaiseen värähtelyyn piirilevykuormana, mutta seuraavassa tutkimuksessa tarkastellaan erityisesti iskuihin liittyviä vikoja. Tällaisia ​​menetelmiä ei käsitellä tässä kokonaisuudessaan, koska ne kuuluvat PoF-menetelmien luokitukseen ja niitä käsitellään tämän artikkelin osissa 8.1 ja 8.2. Heen ym. [24] loivat testilevyn testaamaan BGA-juoteliitosten eheyttä, kun ne altistettiin iskuille. Lau ym. [36] kuvasivat PLCC-, PQFP- ja QFP-komponenttien luotettavuutta tason sisäisten ja tason ulkopuolisten vaikutusten yhteydessä. Pitarresi ym. [53,55] tarkastelivat tietokoneiden emolevyjen vikoja iskukuormituksen vuoksi ja antoivat hyvän katsauksen kirjallisuudesta, joka kuvaa sähkölaitteita iskukuormituksen alaisena. Steinberg [62] tarjoaa kokonaisen luvun vaikuttavien elektronisten laitteiden suunnittelusta ja analysoinnista. Se kattaa sekä kuinka ennakoidaan iskuympäristön että kuinka varmistetaan elektronisten komponenttien suorituskyky. Sukhir [64,65] kuvasi virheitä lineaarisissa laskelmissa painetun piirilevyn vasteesta levyn kiinnikkeisiin kohdistettuun iskukuormitukseen. Siten referenssi- ja kokeelliset datamenetelmät voivat ottaa huomioon iskuihin liittyviä laitevikoja, mutta nämä menetelmät kuvaavat implisiittisesti "iskun" vikoja.

5. Vertailumenetelmät

Kaikista käsikirjoissa kuvatuista käytettävissä olevista menetelmistä rajoitamme vain kahteen, jotka huomioivat tärinähäiriön: Mil-Hdbk-217 ja CNET [9]. Useimmat valmistajat hyväksyvät Mil-Hdbk-217:n standardiksi. Kuten kaikki manuaaliset ja referenssimenetelmät, ne perustuvat empiirisiin lähestymistapoihin, joilla pyritään ennustamaan komponenttien luotettavuutta kokeellisten tai laboratoriotietojen perusteella. Viitekirjallisuudessa kuvatut menetelmät ovat suhteellisen yksinkertaisia ​​toteuttaa, koska ne eivät vaadi monimutkaista matemaattista mallintamista ja niissä käytetään vain osatyyppejä, osien lukumäärää, levyn käyttöolosuhteita ja muita helposti saatavilla olevia parametreja. Syöttötiedot syötetään sitten malliin vikojen välisen ajan (MTBF) laskemiseksi. Eduistaan ​​huolimatta Mil-Hdbk-217 on yhä vähemmän suosittu [12, 17,42,50,51]. Tarkastellaan epätäydellistä luetteloa sen sovellettavuuden rajoituksista.

1. Tiedot ovat yhä vanhentuneempia, koska ne on päivitetty viimeksi vuonna 1995 eivätkä ole relevantteja uusien komponenttien kannalta, joten mallia ei ole mahdollista tarkistaa, koska puolustusstandardien kehittämislautakunta on päättänyt antaa menetelmän "kuolemaan luonnollisella kuolemalla" [ 26].
2. Menetelmä ei anna tietoa vikatilasta, joten piirilevyn asettelua ei voida parantaa tai optimoida.
3. Malleissa oletetaan, että vika on suunnittelusta riippumaton, jättäen huomioimatta komponenttien sijoittelun piirilevylle, mutta komponenttien asettelulla tiedetään olevan suuri vaikutus vian todennäköisyyteen. [50].
4. Kerätyt empiiriset tiedot sisältävät monia epätarkkuuksia, dataa käytetään ensimmäisen sukupolven komponenteista, joiden vikaprosentti on luonnottoman korkea, mikä johtuu virheellisistä käyttö-, korjaus- jne. tietueista, mikä heikentää luotettavuusennusteen tulosten luotettavuutta [51].

Kaikki nämä puutteet viittaavat siihen, että vertailumenetelmien käyttöä tulisi välttää, mutta näiden menetelmien hyväksyttävyyden rajoissa on kuitenkin toteutettava useita teknisen eritelmän vaatimuksia. Siksi vertailumenetelmiä tulisi käyttää vain silloin, kun se on tarkoituksenmukaista, ts. suunnittelun alkuvaiheessa [46]. Valitettavasti tähänkin käyttöön tulee suhtautua varoen, sillä tämäntyyppisiä menetelmiä ei ole tarkistettu vuoden 1995 jälkeen. Siksi vertailumenetelmät ovat luonnostaan ​​huonoja mekaanisen luotettavuuden ennustajia, ja niitä tulee käyttää varoen.

6. Testausdatamenetelmät

Testitietomenetelmät ovat yksinkertaisimpia käytettävissä olevia luotettavuuden ennustusmenetelmiä. Ehdotetun piirilevysuunnittelun prototyyppi altistetaan ympäristövärähtelylle, joka toistetaan laboratoriopenkillä. Seuraavaksi analysoidaan tuhoutumisparametrit (MTTF, shokkispektri), jonka avulla lasketaan luotettavuusindikaattorit [26]. Testitietomenetelmää tulee käyttää ottaen huomioon sen edut ja haitat.
Testitietomenetelmien tärkein etu on tulosten korkea tarkkuus ja luotettavuus, joten suuren vikariskin omaavien laitteiden osalta suunnitteluprosessin viimeiseen vaiheeseen tulee aina sisällyttää tärinän pätevyystestaus. Haittapuolena on pitkä aika koekappaleen valmistukseen, asentamiseen ja kuormitukseen, mikä tekee menetelmästä sopimattoman laitteiston suunnittelun parannuksiin suurella vikatodennäköisyydellä. Iteratiivisessa tuotesuunnitteluprosessissa kannattaa harkita nopeampaa menetelmää. Kuorman altistusaikaa voidaan lyhentää nopeutetulla testauksella, jos käytettävissä on luotettavia malleja myöhempään todellisen käyttöiän laskemiseen [70,71]. Kiihdytetyt testimenetelmät sopivat kuitenkin paremmin lämpövikojen mallintamiseen kuin värähtelyhäiriöihin. Tämä johtuu siitä, että lämpökuormien vaikutusten testaamiseen laitteisiin kuluu vähemmän aikaa kuin tärinäkuormituksen vaikutusten testaamiseen. Tärinän vaikutus voi ilmaantua tuotteeseen vasta pitkän ajan kuluttua.

Tästä johtuen testimenetelmiä ei yleensä käytetä tärinähäiriöihin, ellei ole olemassa lieventäviä olosuhteita, kuten matalat jännitteet, jotka johtavat erittäin pitkiin häiriöaioihin. Esimerkkejä tietojen varmennusmenetelmistä voidaan nähdä Hartin [23], Hin et al. [24], Li [37], Lau et ai. [36], Shetty ym. [57], Liguore ja Followell [40], Estes et ai. [15], Wang et ai. [67], Jih ja Jung [30]. Hyvä yleiskatsaus menetelmästä on annettu IEEE:ssä [26].

7. Kokeelliset datamenetelmät

Kokeellinen datamenetelmä perustuu vikatietoihin vastaavista painetuista piirilevyistä, jotka on testattu tietyissä käyttöolosuhteissa. Menetelmä on oikea vain painetuille piirilevyille, jotka kokevat samanlaisia ​​kuormia. Kokeellisessa datamenetelmässä on kaksi pääosaa: tietokannan rakentaminen elektronisten komponenttien vioista ja menetelmän toteuttaminen ehdotetun suunnittelun perusteella. Sopivan tietokannan rakentamiseksi tarvitaan asiaankuuluvia vikatietoja, jotka on kerätty vastaavista suunnitelmista; Tämä tarkoittaa, että tiedot vastaavien laitteiden vioista on oltava olemassa. Vialliset laitteet on myös analysoitava ja tilastot kerättävä asianmukaisesti, ei riitä, että todetaan, että tietty piirilevysuunnittelu on vioittunut tietyn tuntimäärän jälkeen, vaan on selvitettävä sijainti, vikatila ja vian syy. Ellei kaikkia aikaisempia vikatietoja ole analysoitu perusteellisesti, tarvitaan pitkä tiedonkeruuaika ennen kuin kokeellista datamenetelmää voidaan käyttää.

Mahdollinen ratkaisu tähän rajoitukseen on HALT-testauksen (Highly Accelerated Lifecycle Testing) käyttöönotto, jotta voidaan nopeasti rakentaa vikatiheystietokanta, vaikka ympäristöparametrien tarkka toistaminen on haastavaa, mutta elintärkeää [27]. Kuvaus kokeellisen datamenetelmän toteutuksen toisesta vaiheesta on luettavissa julkaisusta [27], joka näyttää kuinka ennustaa MTBF ehdotetulle suunnitelmalle, jos testattava malli saadaan modifioimalla olemassa olevaa korttia, josta on jo olemassa yksityiskohtaisia ​​vikatietoja. . Muita kokeellisten datamenetelmien katsauksia on kuvattu useissa eri kirjoittajissa [11,17,20,26].

8. Vikaolosuhteiden tietokonesimulointi (PoF)

Vikatilanteiden tietokonemallinnustekniikat, joita kutsutaan myös jännitys- ja vauriomalleiksi tai PoF-malleiksi, toteutetaan kaksivaiheisessa luotettavuuden ennustusprosessissa. Ensimmäisessä vaiheessa etsitään painetun piirilevyn vastetta siihen kohdistuvaan dynaamiseen kuormitukseen, toisessa vaiheessa lasketaan mallin vaste tietyn luotettavuusindikaattorin varmistamiseksi. Suurin osa kirjallisuudesta on usein omistettu sekä menetelmälle, jolla ennustetaan vastausta että epäonnistumiskriteerien löytämisprosessia. Nämä kaksi menetelmää ymmärretään parhaiten, kun ne kuvataan erikseen, joten tässä katsauksessa tarkastellaan näitä kahta vaihetta erikseen.

Vastauksen ennustamisen ja epäonnistumiskriteerien etsimisen vaiheiden välillä ensimmäisessä vaiheessa luotu ja toisessa käytetty tietojoukko siirretään malliin. Vastemuuttuja on kehittynyt syöttökiihtyvyyden käyttämisestä rungossa [15,36,37,67] komponentin kokeman todellisen kiihtyvyyden kautta, jotta voidaan ottaa huomioon eri piirilevyasettelujen erilaiset värähtelyvasteet [40], ja lopulta harkitsemiseen. paikallinen poikkeama [62] tai paikalliset taivutusmomentit [59], jotka piirilevy kokee paikallisesti komponentille.

On havaittu, että vika johtuu komponenttien sijoituksesta piirilevylle [21,38], joten mallit, jotka sisältävät paikallisen tärinävasteen, ovat todennäköisemmin tarkkoja. Se, mikä parametri (paikallinen kiihtyvyys, paikallinen taipuma tai taivutusmomentti) on vian määräävä tekijä, riippuu tapauksesta.
Jos käytetään SMT-komponentteja, kaarevuus- tai taivutusmomentit voivat olla merkittävimmät vikatekijät, raskaiden komponenttien kohdalla vikakriteerinä käytetään tyypillisesti paikallisia kiihtyvyksiä. Valitettavasti tutkimusta ei ole tehty osoittamaan, minkä tyyppiset kriteerit ovat sopivimmat tietyssä syöttödatajoukossa.

On tärkeää harkita minkä tahansa käytetyn PoF-menetelmän soveltuvuutta, koska ei ole käytännöllistä käyttää mitään PoF-menetelmää, analyyttistä tai FE-menetelmää, jota laboratoriotestitiedot eivät tue. Lisäksi on tärkeää käyttää mitä tahansa mallia vain sen soveltuvuuden rajoissa, mikä valitettavasti rajoittaa useimpien nykyisten PoF-mallien soveltuvuutta käytettäväksi hyvin erityisissä ja rajoitetuissa olosuhteissa. Eri kirjoittajat ovat kuvanneet hyviä esimerkkejä PoF-menetelmien käsittelystä [17,19,26,49].

8.1. Vastauksen ennustus

Vasteen ennustaminen sisältää rakenteen geometrian ja materiaaliominaisuuksien käyttämisen vaaditun vastemuuttujan laskemiseen. Tämän vaiheen odotetaan kaappaavan vain taustalla olevan PCB:n kokonaisvasteen, ei yksittäisten komponenttien vastetta. Vasteen ennustusmenetelmiä on kolme päätyyppiä: analyyttiset, yksityiskohtaiset FE-mallit ja yksinkertaistetut FE-mallit, jotka kuvataan alla. Näissä menetelmissä keskitytään lisättyjen komponenttien jäykkyyden ja massavaikutusten sisällyttämiseen, mutta on tärkeää olla unohtamatta piirilevyn reunan pyörimisjäykkyyden tarkan mallintamisen tärkeyttä, koska tämä liittyy läheisesti mallin tarkkuuteen (tätä käsitellään Kohta 8.1.4). Kuva. 1. Esimerkki painetun piirilevyn yksityiskohtaisesta mallista [53].

8.1.1. Analyyttisen vasteen ennuste

Steinberg [62] tarjoaa ainoan analyyttisen menetelmän painetun piirilevyn värähtelyvasteen laskemiseen. Steinberg toteaa, että värähtelyn amplitudi elektronisen yksikön resonanssissa on yhtä suuri kuin kaksi kertaa resonanssitaajuuden neliöjuuri; tämä väite perustuu saatavilla oleviin tietoihin, eikä sitä voida vahvistaa. Tämä mahdollistaa resonanssin dynaamisen taipuman analyyttisen laskemisen, jota voidaan sitten käyttää laskemaan joko raskaan komponentin dynaamista kuormaa tai painetun piirilevyn kaarevuutta. Tämä menetelmä ei tuota suoraan paikallista PCB-vastetta ja on yhteensopiva vain Steinbergin kuvaamien taipumaan perustuvien vikakriteerien kanssa.

Amplitudimittauksiin perustuvan siirtofunktiojakauman oletuksen paikkansapitävyys on kyseenalainen, koska Pitarresi ym. [53] mittasivat tietokoneen emolevylle kriittisen 2 % vaimennuksen, kun taas Steinbergin oletuksen avulla 3,5 % (perustuu luonnolliseen taajuuteen 54). Hz), mikä johtaisi levyn tärinänvasteen suureen aliarvioimiseen.

8.1.2. Yksityiskohtaiset FE-mallit

Jotkut kirjoittajat osoittavat yksityiskohtaisten FE-mallien käyttöä painetun piirilevyn värähtelyvasteen laskemiseen [30,37,53, 57,58] (Kuva 1-3 näyttää esimerkkejä yksityiskohtaisemmalla tasolla), mutta näiden mallien käyttö menetelmiä ei suositella kaupalliselle tuotteelle (ellei vain paikallisen vasteen tarkka ennustaminen ole ehdottoman välttämätöntä), koska tällaisen mallin rakentamiseen ja ratkaisemiseen kuluu liikaa aikaa. Yksinkertaistetut mallit tuottavat riittävän tarkkoja tietoja paljon nopeammin ja pienemmillä kustannuksilla. Yksityiskohtaisen FE-mallin rakentamiseen ja ratkaisemiseen tarvittavaa aikaa voidaan lyhentää käyttämällä JEDEC 4 -jousivakioita, jotka on julkaistu julkaisussa [33-35]. Näitä jousivakioita voidaan käyttää kunkin johtimen yksityiskohtaisen FE-mallin sijasta. Lisäksi alirakennemenetelmä (joskus tunnetaan myös superelementtimenetelmänä) voidaan toteuttaa vähentämään yksityiskohtaisten mallien ratkaisemiseen tarvittavaa laskenta-aikaa. On syytä huomata, että yksityiskohtaiset FE-mallit hämärtävät usein rajoja vasteennusteen ja epäonnistumiskriteerien välillä, joten tässä viitattu työ voi myös kuulua epäonnistumiskriteerit sisältävien töiden luetteloon.

8.1.3. Hajautetut FE-mallit

Yksinkertaistetut FE-mallit vähentävät mallin luomiseen ja ratkaisuun kuluvaa aikaa. Lisätty komponenttimassa ja sen jäykkyys voidaan esittää yksinkertaisesti simuloimalla tyhjää PCB:tä, jolla on lisääntynyt massa ja jäykkyys, jossa massan ja jäykkyyden vaikutukset otetaan huomioon lisäämällä paikallisesti piirilevyn Youngin moduulia.

Kuva. 2. Esimerkki QFP-komponentin yksityiskohtaisesta mallista, jossa käytetään symmetriaa mallinnusprosessin yksinkertaistamiseksi ja ratkaisuajan lyhentämiseksi [36]. Kuva. 3. Esimerkki J-kytkennän yksityiskohtaisesta FE-mallista [6].

Jäykkyyden lisäyskerroin voidaan laskea leikkaamalla fyysisesti irti kiinnitetty osa ja käyttämällä taivutuskoemenetelmiä [52]. Pitarresi et ai. [52,54] tutki painettuun piirilevyyn kiinnitettyjen komponenttien lisätyn massan ja jäykkyyden yksinkertaistamisvaikutusta.

Ensimmäisessä artikkelissa tarkastellaan yhtä tapausta painetun piirilevyn yksinkertaistetusta FE-mallista, joka on varmennettu kokeellisiin tietoihin. Tämän paperin pääasiallinen kiinnostuksen kohde on hajautettujen ominaisuuksien määrittäminen, sillä varoituksella, että tarkka malli edellyttää vääntöjäykkyyden suurta tarkkuutta.

Toisessa artikkelissa tarkastellaan viittä erilaista PCB:tä, joista jokainen on mallinnettu useilla eri tasoilla sen koostumuksen yksinkertaistamisella. Näitä malleja verrataan kokeellisiin tietoihin. Tämän artikkelin lopussa on joitakin opettavaisia ​​havaintoja massa-jäykkyyssuhteiden ja mallin tarkkuuden välisestä korrelaatiosta. Molemmat tutkimukset käyttävät vain luonnollisia taajuuksia ja MEC:itä (modaalisen varmistuskriteerit) määrittämään korrelaation kahden mallin välillä. Valitettavasti ominaistaajuuden virhe ei pysty antamaan mitään tietoa paikallisten kiihtyvyyksien tai taivutusmomenttien virheestä, ja MKO voi antaa vain kahden luonnollisen moodin välisen kokonaiskorrelaation, mutta sitä ei voida käyttää kiihtyvyyden tai kaarevuuden prosenttivirheen laskemiseen. Cifuentes [10] tekee seuraavat neljä havaintoa käyttämällä numeerisen analyysin ja tietokonesimuloinnin yhdistelmää.

1. Simuloitujen moodien on sisällettävä vähintään 90 % tärisevää massaa tarkan analyysin varmistamiseksi.
2. Tapauksissa, joissa levyn poikkeamat ovat verrattavissa sen paksuuteen, epälineaarinen analyysi voi olla sopivampi kuin lineaarinen analyysi.
3. Pienet virheet komponenttien sijoittelussa voivat aiheuttaa suuria virheitä vastemittauksissa.
4. Vasteen mittaustarkkuus on herkempi massan kuin jäykkyyden virheille.

8.1.4. Rajaolosuhteet

Piirilevyn reunan rotaatiojäykkyyskerroin vaikuttaa merkittävästi lasketun vasteen tarkkuuteen [59] ja on tietystä konfiguraatiosta riippuen paljon tärkeämpi kuin lisätty komponenttimassa ja jäykkyys. Pyörimisreunan jäykkyyden mallintaminen nollaksi (olennaisesti vain tuettu tila) tuottaa yleensä konservatiivisia tuloksia, kun taas mallinnus tiukasti kiinnitettynä yleensä aliarvioi tuloksia, koska edes jäykimmät piirilevyn kiinnitysmekanismit eivät pysty takaamaan täysin puristettua reunatilaa. Barker ja Chen [5] validoivat analyyttisen teorian kokeellisilla tuloksilla osoittaakseen, kuinka reunan rotaatiojäykkyys vaikuttaa piirilevyn luonnolliseen taajuuteen. Tämän työn tärkein havainto on teorian mukainen vahva korrelaatio reunan pyörimisjäykkyyden ja luonnollisten taajuuksien välillä. Tämä tarkoittaa myös sitä, että suuret virheet reunan pyörimisjäykkyyden mallintamisessa johtavat suuriin virheisiin vasteen ennustamisessa. Vaikka tätä työtä tarkasteltiin yksittäistapauksessa, se soveltuu kaikentyyppisten rajaehtomekanismien mallintamiseen. Käyttämällä kokeellisia tietoja Lim et al. [41] tarjoaa esimerkin siitä, kuinka reunan pyörimisjäykkyys voidaan laskea käyttämään FE:tä piirilevymallissa; tämä saavutetaan käyttämällä Barkerin ja Chenin mukaista menetelmää [5]. Tämä työ näyttää myös kuinka määrittää minkä tahansa pisteen optimaalinen sijainti rakenteen luonnollisten taajuuksien maksimoimiseksi. Myös Guo ja Zhao [21] ovat tehneet töitä, joissa tarkastellaan erityisesti reunaehtojen muuttamisen vaikutusta tärinävasteen vähentämiseen; Aglietti [2]; Aglietti ja Schwingshackl [3], Lim et ai. [41].

8.1.5. Iskujen ja tärinän vaikutusten ennusteet

Pitarresi et ai. [53-55] käyttävät PCB:n yksityiskohtaista FE-mallia ennustaakseen 3D-lohkoina esitetyn levyn isku- ja tärinävasteen. Näissä malleissa käytettiin kokeellisesti määritettyjä vakiovaimennussuhteita resonanssivasteen ennusteen parantamiseksi. Impact vastespektriä (SRS) ja aikapyyhkäisymenetelmiä verrattiin iskuvasteen ennustamiseen, ja molemmat menetelmät olivat kompromissi tarkkuuden ja ratkaisuajan välillä.

8.2. Hylkäämiskriteerit

Vikakriteerit mittaavat piirilevyn vastetta ja käyttävät sitä vikamittarin johtamiseen, jossa vikamittari voi olla vikojen välinen keskimääräinen aika (MTBF), syklit vikaan, häiriöttömän toiminnan todennäköisyys tai mikä tahansa muu luotettavuusmittari (katso IEEE [26]; Jensen[28] 47]; O'Connor [XNUMX] vikamittareiden keskusteluun). Monet erilaiset lähestymistavat tämän tiedon tuottamiseen voidaan kätevästi jakaa analyyttisiin ja empiirisiin menetelmiin. Empiiriset menetelmät tuottavat vikakriteeritietoja lataamalla komponenttien testinäytteitä vaadittuun dynaamiseen kuormaan. Valitettavasti käytännössä mahdollisten lukuisten syöttötietojen (komponenttityypit, piirilevyjen paksuudet ja kuormitukset) vuoksi julkaistut tiedot eivät todennäköisesti ole suoraan sovellettavissa, koska tiedot ovat voimassa vain hyvin erikoistapauksissa. Analyyttiset menetelmät eivät kärsi tällaisista haitoista ja niillä on paljon laajempi käyttökelpoisuus.

8.2.1. Empiiriset epäonnistumiskriteerit

Kuten aiemmin todettiin, useimpien empiiristen mallien rajoitus on, että niitä voidaan soveltaa vain kokoonpanoihin, joissa on sama PCB-paksuus, samanlaiset komponenttityypit ja syöttökuorma, mikä on epätodennäköistä. Käytettävissä oleva kirjallisuus on kuitenkin hyödyllistä seuraavista syistä: se tarjoaa hyviä esimerkkejä vikatestien suorittamisesta, tuo esiin erilaisia ​​vikamittareiden vaihtoehtoja ja tarjoaa arvokasta tietoa vikojen mekaniikasta. Li [37] loi empiirisen mallin ennustamaan 272-nastaisten BGA- ja 160-nastaisten QFP-pakettien luotettavuutta. Väsymisvaurioita johtimissa ja pakkauksen rungossa tutkitaan ja koetulokset sopivat hyvin yksityiskohtaisella FE-mallilla lasketun jännityspohjaisen vaurioanalyysin kanssa (ks. myös Li ja Poglitsch [38,39]). Prosessi tuottaa kumulatiivisia vaurioita värähtelytulosignaalin tietyllä värähtelykiihtyvyyden tasolla.
Lau ym. [36] arvioivat tiettyjen komponenttien luotettavuutta isku- ja tärinäkuormituksen alaisena Weibullin tilastojen avulla. Liguore ja Followell [40] tutkivat LLCC- ja J-lyijykomponenttien vikoja vaihtelemalla paikallista kiihtyvyyttä huoltojaksojen välillä. Paikallista kiihtyvyyttä käytetään vastakohtana alustan syöttökiihdytykseen, ja lämpötilan vaikutusta testituloksiin tutkittiin. Artikkelissa viitataan myös tutkimukseen piirilevyn paksuuden vaikutuksesta komponenttien luotettavuuteen.

Guo ja Zhao [21] vertailevat komponenttien luotettavuutta, kun kuormituksena käytetään paikallista vääntökaarta, toisin kuin aikaisemmissa tutkimuksissa, joissa käytettiin kiihtyvyyttä. Väsymisvauriot simuloidaan, sitten FE-mallia verrataan kokeellisiin tuloksiin. Artikkelissa käsitellään myös komponenttien asettelun optimointia luotettavuuden parantamiseksi.

Ham ja Lee [22] esittävät testidatamenetelmän lyijyjuotteen jännitysten määrittämiseen syklisessä vääntökuormituksessa. Estes ym. [15] tarkastelivat lokinsiipikomponenttien vikaongelmaa (GOST IEC 61188-5-5-2013) käytettäessä syöttökiihtyvyyttä ja lämpökuormitusta. Tutkittavat komponentit ovat sirupakettityypit CQFP 352, 208, 196, 84 ja 28 sekä FP 42 ja 10. Artikkeli on omistettu geostationaarisen maasatelliitin kiertoradan vaihteluista johtuvalle elektronisten komponenttien vikaantumiselle, aika Vikojen välinen aika on annettu lentovuosina geostationaarisilla tai matalilla Maan kiertoradoilla. On huomattava, että lokkijohtimien vikaantuminen on todennäköisempää paikoissa, jotka ovat kosketuksissa pakkauksen runkoon kuin juotosliitoksessa.

Jih ja Jung [30] tarkastelevat juotosliitoksen luontaisista valmistusvirheistä johtuvia laitevikoja. Tämä tehdään luomalla erittäin yksityiskohtainen FE-malli piirilevystä ja etsimällä tehospektritiheys (PSD) eri valmistushalkeamien pituuksille. Ligyore, Followell [40] ja Shetty, Reinikainen [58] ehdottavat, että empiiriset menetelmät tuottavat tarkimman ja hyödyllisimmän vikadatan tietyille yhdistettyjen komponenttien kokoonpanoille. Tällaisia ​​menetelmiä käytetään, jos tietyt syöttötiedot (levyn paksuus, komponenttityyppi, kaarevuusalue) voidaan pitää vakiona koko suunnittelun ajan tai jos käyttäjällä on varaa suorittaa tällaisia ​​todellisia testejä.

8.2.2. Analyyttinen epäonnistumiskriteeri

Kulmaliitosten SMT-mallit

Useat tutkijat, jotka tarkastelevat SMT-kulmatapin vikoja, viittaavat siihen, että tämä on yleisin vian syy. Sidharthin ja Barkerin artikkelit [59] täydentävät aikaisemman artikkelisarjan esittämällä mallin SMT-kulmajohtimien ja silmukkajohtimien komponenttien venymän määrittämiseksi. Ehdotetun mallin virhe on alle 7 % verrattuna yksityiskohtaiseen FE-malliin kuudessa pahimmassa tapauksessa. Malli perustuu Barkerin ja Sidharthin aiemmin julkaisemaan kaavaan [4], jossa mallinnettiin taivutusmomentille altistetun kiinnitetyn osan taipuma. Sukhirin [63] artikkelissa tarkastellaan analyyttisesti rasituksia, joita odotetaan pakkauspäätteissä paikallisesti kohdistetuista taivutusmomenteista. Barker ja Sidharth [4] perustuvat Sukhirin [63], Barkerin ym. [4] työhön, jossa tarkastellaan johtavan pyörimisjäykkyyden vaikutusta. Lopuksi Barker ym. [7] käyttivät yksityiskohtaisia ​​FE-malleja tutkiakseen lyijyn mittavaihteluiden vaikutusta lyijyn väsymisikään.

Tässä on aiheellista mainita JEDEC-lyijyjousivakioiden työ, joka yksinkertaisti huomattavasti lyijykomponenttien mallien luomista [33-35]. Jousivakioita voidaan käyttää yksityiskohtaisen kytkentämallin sijaan, jolloin mallissa FE-mallin rakentamiseen ja ratkaisemiseen tarvittava aika lyhenee. Tällaisten vakioiden käyttö komponentti-FE-mallissa estää paikallisten johtojännitysten suoran laskemisen. Sen sijaan annetaan lyijyn kokonaisvenymä, joka tulee sitten liittää joko paikallisiin lyijyjännityksiin tai tuotteen elinkaareen perustuviin lyijyvauriokriteereihin.

Materiaalin väsymistiedot

Suurin osa juotoksissa ja komponenteissa käytettyjen materiaalien vioittumisesta liittyy pääasiassa lämpövaurioon, ja väsymisvaurioista on suhteellisen vähän tietoa. Tärkeimmän referenssin tällä alueella tarjoaa Sandor [56], joka tarjoaa tietoja juotosseosten väsymisen ja rikkoutumisen mekaniikasta. Steinberg [62] tarkastelee juotosnäytteiden epäonnistumista. Vakiojuotteiden ja lankojen väsymistiedot ovat saatavilla Yamadan paperista [69].

Kuva. 4. QFP-komponenttien käsikirjan tavallinen vikapaikka on lähellä pakkauksen runkoa.

Juotteen irtoamiseen liittyvien virheiden mallintaminen on haastavaa tämän materiaalin epätavallisten ominaisuuksien vuoksi. Ratkaisu tähän kysymykseen riippuu komponentista, joka on testattava. Tiedetään, että QFP-pakettien kohdalla tätä ei yleensä oteta huomioon, vaan luotettavuus arvioidaan viitekirjallisuuden avulla. Mutta jos suurten BGA- ja PGA-komponenttien juotos lasketaan, johtoliitokset voivat epätavallisten ominaisuuksiensa vuoksi vaikuttaa tuotteen vikaantumiseen. Siten QFP-pakettien kohdalla lyijyn väsymisominaisuudet ovat hyödyllisin tieto. BGA:lle tiedot välittömälle plastiselle muodonmuutokselle altistuneiden juotosliitosten kestävyydestä ovat hyödyllisempiä [14]. Suuremmille komponenteille Steinberg [62] tarjoaa juotosliitoksen ulosvetojännitetiedot.

Raskaiden komponenttien vikamallit

Ainoat raskaille komponenteille olemassa olevat vikamallit on esitetty Steinbergin artikkelissa [62], jossa tarkastellaan komponenttien vetolujuutta ja annetaan esimerkki siitä, kuinka lasketaan suurin sallittu jännitys, joka voidaan kohdistaa johtoliitokseen.

8.3 Johtopäätökset PoF-mallien soveltuvuudesta

PoF-menetelmiä koskevassa kirjallisuudessa on tehty seuraavat johtopäätökset.

Paikallinen vastaus on kriittinen komponenttivian ennustamisessa. Kuten Li, Poglitsch [38] totesi, piirilevyn reunoilla olevat komponentit ovat vähemmän alttiita vaurioille kuin ne, jotka sijaitsevat piirilevyn keskellä, johtuen paikallisista taivutuseroista. Tästä johtuen piirilevyn eri paikoissa olevilla komponenteilla on erilainen vian todennäköisyys.

Paikallista levyn kaarevuutta pidetään tärkeämpänä vikakriteerinä kuin SMT-komponenttien kiihtyvyys. Viimeaikaiset työt [38,57,62,67] osoittavat, että levyn kaarevuus on tärkein vikakriteeri.

Erityyppiset paketit, sekä nastojen lukumäärän että käytetyn tyypin osalta, ovat luonnostaan ​​luotettavampia kuin muut, riippumatta paikallisesta ympäristöstä [15,36,38].
Lämpötila voi vaikuttaa komponenttien luotettavuuteen. Liguore ja Followell [40] väittävät, että väsymisikä on pisin lämpötila-alueella 0 ◦C - 65 ◦C, ja se laskee huomattavasti alle -30 ◦C ja yli 95 ◦C lämpötiloissa. QFP-komponenttien kohdalla paikka, jossa lanka kiinnittyy pakkaukseen (katso kuva 4), katsotaan ensisijaiseksi vikapaikaksi juotosliitoksen sijaan [15,22,38].

Levyn paksuudella on selvä vaikutus SMT-komponenttien väsymisikään, sillä BGA:n väsymisiän on osoitettu lyhenevän noin 30-50 kertaa, jos levyn paksuutta kasvatetaan 0,85 mm:stä 1,6 mm:iin (samalla säilytetään vakiona yleinen kaarevuus) [13] . Komponenttijohtojen joustavuus (yhteensopivuus) vaikuttaa merkittävästi oheisjohtokomponenttien luotettavuuteen [63], mutta tämä on epälineaarinen suhde ja väliliitäntäjohdot ovat vähiten luotettavia.

8.4 Ohjelmistomenetelmät

Center for Advanced Life Cycle Engineering (CALCE) Marylandin yliopistossa tarjoaa ohjelmistoja painettujen piirilevyjen tärinä- ja iskuvasteen laskemiseen. Ohjelmistossa (nimeltään CALCE PWA) on käyttöliittymä, joka yksinkertaistaa FE-mallin ajoa ja syöttää vastelaskelman automaattisesti tärinämalliin. FE-vastemallin luomiseen ei ole käytetty oletuksia, ja käytetyt epäonnistumiskriteerit on otettu Steinbergiltä [61] (vaikka myös Barkersin menetelmää [48] odotetaan toteutettavan). Yleisten suositusten antamiseksi laitteiden luotettavuuden parantamiseksi kuvattu ohjelmisto toimii hyvin, varsinkin kun se ottaa samanaikaisesti huomioon lämmön aiheuttamat jännitykset ja vaatii minimaalista erikoisosaamista, mutta mallien vikakriteerien tarkkuutta ei ole varmistettu kokeellisesti.

9. Menetelmät laitteiden luotettavuuden lisäämiseksi

Tässä osiossa käsitellään projektin jälkeisiä muutoksia, jotka parantavat elektronisten laitteiden luotettavuutta. Ne jakautuvat kahteen luokkaan: ne, jotka muuttavat piirilevyn reunaehtoja, ja ne, jotka lisäävät vaimennusta.

Rajaehtomuutosten päätarkoituksena on vähentää piirilevyn dynaamista taipumaa, tämä voidaan saavuttaa jäykistämällä ripoja, lisätukia tai vähentämällä syöttövälineen tärinää. Jäykisteet voivat olla hyödyllisiä, koska ne lisäävät luonnollisia taajuuksia ja vähentävät siten dynaamista taipumaa [62], sama pätee lisätukien lisäämiseen [3], vaikka tukien sijaintia voidaan myös optimoida, kuten JH Ongin ja Limin töissä näkyy [ 40]. Valitettavasti rivat ja tuet vaativat yleensä layoutin uudelleensuunnittelua, joten näitä tekniikoita kannattaa harkita suunnittelusyklin varhaisessa vaiheessa. Lisäksi on huolehdittava siitä, että muutokset eivät muuta luonnollisia taajuuksia vastaamaan tukirakenteen luonnollisia taajuuksia, koska tämä olisi haitallista.

Eristyksen lisääminen parantaa tuotteen luotettavuutta vähentämällä laitteisiin siirtyvän dynaamisen ympäristön vaikutusta ja se voidaan saavuttaa joko passiivisesti tai aktiivisesti.
Passiiviset menetelmät ovat yleensä yksinkertaisia ​​ja halvempia toteuttaa, kuten kaapelieristimien käyttö [66] tai muotomuistiseosten (SMA) pseudoelastisten ominaisuuksien käyttö [32]. Tiedetään kuitenkin, että huonosti suunnitellut isolaattorit voivat itse asiassa lisätä vastetta.
Aktiiviset menetelmät tarjoavat paremman vaimennuksen laajemmalla taajuusalueella, yleensä yksinkertaisuuden ja massan kustannuksella, joten ne on yleensä tarkoitettu parantamaan erittäin herkkien tarkkuusinstrumenttien tarkkuutta pikemminkin kuin estämään vaurioita. Aktiivinen värähtelyeristys sisältää sähkömagneettiset [60] ja pietsosähköiset menetelmät [18,43]. Toisin kuin rajaehtojen muokkausmenetelmillä, vaimennusmodifikaatiolla pyritään vähentämään elektronisten laitteiden huippuresonanssivastetta, kun taas todelliset luonnolliset taajuudet muuttuvat vain vähän.

Kuten tärinäneristyksen kohdalla, vaimennus voidaan saavuttaa joko passiivisesti tai aktiivisesti, edellisessä vastaavalla suunnittelun yksinkertaistamisella ja jälkimmäisessä suuremmalla monimutkaisemmalla ja vaimennuksella.

Passiivisia menetelmiä ovat esimerkiksi hyvin yksinkertaiset menetelmät, kuten materiaalin liimaus, mikä lisää piirilevyn vaimennusta [62]. Kehittyneempiä menetelmiä ovat hiukkasten vaimennus [68] ja laajakaistaisten dynaamisten absorboijien käyttö [25].

Aktiivinen tärinänhallinta saavutetaan yleensä käyttämällä pietsokeraamisia elementtejä, jotka on liimattu piirilevyn pintaan [1,45]. Kovetusmenetelmien käyttö on tapauskohtaista ja sitä on harkittava huolellisesti suhteessa muihin menetelmiin. Näiden tekniikoiden soveltaminen laitteisiin, joilla ei tiedetä olevan luotettavuusongelmia, ei välttämättä lisää suunnittelun kustannuksia ja painoa. Jos kuitenkin hyväksytty tuote epäonnistuu testauksen aikana, voi olla paljon nopeampaa ja helpompaa soveltaa rakenteellista karkaisutekniikkaa kuin suunnitella laitteisto uudelleen.

10. Mahdollisuudet menetelmien kehittämiseen

Tässä osiossa käsitellään mahdollisuuksia parantaa elektronisten laitteiden luotettavuuden ennustamista, vaikka viimeaikaiset edistysaskeleet optoelektroniikan, nanoteknologian ja pakkaustekniikoiden alalla saattavat pian rajoittaa näiden ehdotusten sovellettavuutta. Neljä tärkeintä luotettavuuden ennustusmenetelmää eivät välttämättä ole käytössä laitteen suunnittelun aikana. Ainoa tekijä, joka voisi tehdä tällaisista menetelmistä houkuttelevampia, olisi täysin automatisoitujen, edullisien valmistus- ja testaustekniikoiden kehittäminen, koska tämä mahdollistaisi ehdotetun suunnitelman rakentamisen ja testaamisen paljon nykyistä nopeammin ja vähäisin inhimillisin ponnistuksin.

PoF-menetelmässä on paljon parantamisen varaa. Pääasiallinen alue, jolla sitä voidaan parantaa, on integrointi yleisen suunnitteluprosessin kanssa. Elektroniikkalaitteiden suunnittelu on iteratiivinen prosessi, joka tuo kehittäjän lähemmäksi lopputulosta vain yhteistyössä elektroniikkaan, valmistukseen ja lämpötekniikkaan sekä rakennesuunnitteluun erikoistuneiden insinöörien kanssa. Menetelmä, joka ratkaisee automaattisesti joitakin näistä ongelmista samanaikaisesti, vähentää suunnittelun iteraatioiden määrää ja säästää huomattavasti aikaa, etenkin kun otetaan huomioon osastojen välisen viestinnän määrä. Muut PoF-menetelmien kehittämiskohteet jaetaan vasteen ennustus- ja epäonnistumiskriteerien tyyppeihin.

Vastausennusteella on kaksi mahdollista tietä eteenpäin: joko nopeammat, yksityiskohtaisemmat mallit tai parannetut, yksinkertaistetut mallit. Yhä tehokkaampien tietokoneprosessorien myötä yksityiskohtaisten FE-mallien ratkaisuaika voi lyhentyä varsin lyhyeksi, mutta samalla nykyaikaisten ohjelmistojen ansiosta tuotteiden kokoonpanoaika lyhenee, mikä lopulta minimoi henkilöresurssien kustannukset. Yksinkertaistettuja FE-menetelmiä voidaan myös parantaa FE-mallien automaattisen generoinnin prosessilla, joka on samanlainen kuin yksityiskohtaisille FE-menetelmille ehdotetut. Automaattinen ohjelmisto (CALCE PWA) on tällä hetkellä saatavilla tätä tarkoitusta varten, mutta tekniikkaa ei ole hyvin todistettu käytännössä ja tehdyt mallinnusoletukset ovat tuntemattomia.

Eri yksinkertaistamismenetelmien luontaisen epävarmuuden laskeminen olisi erittäin hyödyllistä, mikä mahdollistaisi hyödyllisten vikasietokriteerien toteuttamisen.

Lopuksi tietokanta tai menetelmä lisätyn jäykkyyden lisäämiseksi kiinnitetyille komponenteille olisi hyödyllinen, jossa näitä jäykkyyden lisäyksiä voitaisiin käyttää vastemallien tarkkuuden parantamiseen. Komponenttien vikakriteerien luominen on riippuvainen pienistä vaihteluista eri valmistajien samanlaisten komponenttien välillä sekä mahdollisesta uusien pakkaustyyppien kehittämisestä, koska minkä tahansa menetelmän tai tietokannan vikakriteerien määrittämiseksi on otettava huomioon tällainen vaihtelu ja muutokset.

Yksi ratkaisu olisi luoda menetelmä/ohjelmisto, joka rakentaa automaattisesti yksityiskohtaisia ​​FE-malleja syöttöparametrien, kuten lyijy- ja pakkausmittojen, perusteella. Tämä menetelmä voi olla käyttökelpoinen yleensä tasamuotoisille komponenteille, kuten SMT- tai DIP-komponenteille, mutta ei monimutkaisille epäsäännöllisille komponenteille, kuten muuntajille, kuristimille tai mukautettuille komponenteille.

Myöhemmät FE-mallit voidaan ratkaista jännityksille ja yhdistää materiaalivauriotietoihin (S-N-plastisuuskäyrätiedot, murtumismekaniikka tai vastaava) komponenttien käyttöiän laskemiseksi, vaikka materiaalivauriotietojen tulee olla korkealaatuisia. FE-prosessi tulisi korreloida todellisten testitietojen kanssa, mieluiten mahdollisimman laajalla konfiguraatioalueella.

Tällaiseen prosessiin liittyvä vaiva on suhteellisen pieni verrattuna vaihtoehtoiseen suoraan laboratoriotestaukseen, jossa on suoritettava tilastollisesti merkitsevä määrä testejä vaihtelevilla piirilevypaksuuksilla, vaihtelevilla kuormituksen intensiteetillä ja kuormitussuunnalla, vaikka satoja eri komponenttityyppejä olisi saatavilla useille eri osille. levytyyppejä. Yksinkertaisten laboratoriotestien osalta voi olla olemassa menetelmä, jolla voidaan parantaa kunkin testin arvoa.

Jos olisi olemassa menetelmä, jolla laskettaisiin tiettyjen muuttujien, kuten piirilevyn paksuuden tai lyijymittojen, muutoksista johtuva jännityksen suhteellinen lisäys, komponenttien käyttöiän muutos voitaisiin myöhemmin arvioida. Tällainen menetelmä voidaan luoda käyttämällä FE-analyysiä tai analyyttisiä menetelmiä, mikä johtaa lopulta yksinkertaiseen kaavaan vikakriteerien laskemiseksi olemassa olevista vikatiedoista.

Viime kädessä on odotettavissa, että luodaan menetelmä, jossa yhdistyvät kaikki käytettävissä olevat erilaiset työkalut: FE-analyysi, testidata, analyyttinen analyysi ja tilastolliset menetelmät, jotta saadaan mahdollisimman tarkka vikatieto käytettävissä rajoitetuilla resursseilla. PoF-menetelmän kaikkia yksittäisiä elementtejä voidaan parantaa ottamalla prosessiin stokastisia menetelmiä, joissa huomioidaan elektronisten materiaalien ja valmistusvaiheiden vaihtelun vaikutukset. Tämä tekisi tuloksista realistisempia, mikä ehkä johtaisi prosessiin, jolla luodaan laitteita, jotka kestävät vaihtelevuutta ja minimoivat tuotteen huonontumisen (mukaan lukien paino ja kustannukset).

Loppujen lopuksi tällaiset parannukset voisivat jopa mahdollistaa laitteiden luotettavuuden reaaliaikaisen arvioinnin suunnitteluprosessin aikana ja ehdottaa välittömästi turvallisempia komponenttivaihtoehtoja, asetteluja tai muita suosituksia luotettavuuden parantamiseksi samalla kun puututaan muihin ongelmiin, kuten sähkömagneettisiin häiriöihin (EMI), lämpö- ja teollisuushäiriöihin.

11. Päätelmä

Tässä katsauksessa esitellään elektronisten laitteiden luotettavuuden ennustamisen monimutkaisuus, seurataan neljän tyyppisten analyysimenetelmien kehitystä (säädöskirjallisuus, kokeelliset tiedot, testitiedot ja PoF), mikä johtaa tämäntyyppisten menetelmien synteesiin ja vertailuun. Vertailumenetelmien on todettu olevan käyttökelpoisia vain esitutkimuksissa, kokeelliset datamenetelmät ovat hyödyllisiä vain, jos käytettävissä on laajaa ja tarkkaa ajoitustietoa, ja testidatamenetelmät ovat elintärkeitä suunnittelun pätevyystestauksessa, mutta riittämättömiä optimointiin.

PoF-menetelmiä käsitellään yksityiskohtaisemmin kuin aikaisemmissa kirjallisuuskatsauksissa jakamalla tutkimus ennustekriteerien ja epäonnistumistodennäköisyyden luokkiin. Kohdassa "Response Prediction" tarkastellaan kirjallisuutta hajautetuista ominaisuuksista, rajaehtomallintamisesta ja FE-mallien yksityiskohdista. Vasteen ennustusmenetelmän valinnan on osoitettu olevan kompromissi tarkkuuden ja FE-mallin luomiseen ja ratkaisemiseen tarvittavan ajan välillä, mikä jälleen korostaa rajaehtojen tarkkuuden merkitystä. Vikakriteerit-osiossa käsitellään empiirisiä ja analyyttisiä vikakriteerejä, SMT-tekniikan osalta tarjotaan katsauksia malleista ja raskaista komponenteista.
Empiiriset menetelmät soveltuvat vain hyvin spesifisiin tapauksiin, vaikka ne tarjoavat hyviä esimerkkejä luotettavuuden testausmenetelmistä, kun taas analyyttisten menetelmien käyttöalue on paljon laajempi, mutta niiden toteuttaminen on monimutkaisempaa. Tarjolla on lyhyt kuvaus olemassa olevista vikojen analysointimenetelmistä, jotka perustuvat erikoisohjelmistoihin. Lopuksi esitetään vaikutukset luotettavuuden ennustamisen tulevaisuuteen ottaen huomioon suuntiin, mihin luotettavuuden ennustusmenetelmät voivat kehittyä.

Kirjallisuus[1] G. S. Aglietti, R. S. Langley, E. Rogers ja S. B. Gabriel, Tehokas malli laitteistoon ladatusta paneelista aktiivisen ohjauksen suunnittelututkimuksiin, The Journal of the Acoustical Society of America 108 (2000), 1663–1673.
[2] GS Aglietti, Kevyempi kotelo elektroniikkaa varten avaruussovelluksiin, Proceeding of Institute of Mechanical Engineers 216 (2002), 131–142.
[3] G. S. Aglietti ja C. Schwingshackl, Analysis of Enclosures and anti- vibration devices for electronic equipment for space applications, Proceedings of the 6th International Conference on Dynamics and Control of Spacecraft Structures in Space, Riomaggiore, Italia, (2004).
[4] D. B. Barker ja Y. Chen, Modeling the vibration restraints of wedge lock card guides, ASME Journal of Electronic Packaging 115(2) (1993), 189–194.
[5] D. B. Barker, Y. Chen ja A. Dasgupta, Estimating the vibration fatigue life of quad lyijyllä varustettujen pinta-asennuskomponenttien käyttöikä, ASME Journal of Electronic Packaging 115(2) (1993), 195–200.
[6] D. B. Barker, A. Dasgupta ja M. Pecht, PWB-juoteliitoksen kestolaskelmat lämpö- ja tärinäkuormituksella, Annual Reliability and Maintainability Symposium, 1991 Proceedings (Cat. No. 91CH2966-0), 451–459.
[7] D. B. Barker, I. Sharif, A. Dasgupta ja M. Pecht, SMC:n lyijyn mittavaihteluiden vaikutus lyijyn noudattamiseen ja juotosliitoksen väsymisikään, ASME Journal of Electronic Packaging 114(2) (1992), 177–184.
[8] D. B. Barker ja K. Sidharth, Paikallinen PWB ja taivutusmomentin alaisen kokoonpanon komponenttien taipuminen, American Society of Mechanical Engineers (Paper) (1993), 1–7.
[9] J. Bowles, Tutkimus mikroelektronisten laitteiden luotettavuuden ennustemenettelyistä, IEEE Transactions on Reliability 41(1) (1992), 2–12.
[10] AO Cifuentes, Painettujen piirilevyjen dynaamisen käyttäytymisen arviointi, IEEE Transactions on Components, Packaging ja Manufacturing Technology Osa B: Advanced Packaging 17(1) (1994), 69–75.
[11] L. Condra, C. Bosco, R. Deppe, L. Gullo, J. Treacy ja C. Wilkinson, Reliability assessment of Airspace electronic equipment, Quality and Reliability Engineering International 15(4) (1999), 253–260 .
[12] M. J. Cushing, D. E. Mortin, T. J. Stadterman ja A. Malhotra, Comparison of electronics-reliability assessment approaches, IEEE Transactions on Reliability 42(4) (1993), 542–546.
[13] R. Darveaux ja A. Syed, Aluematriisin juotosliitosten luotettavuus taivutuksessa, SMTA International Proceedings of the Technical Program (2000), 313–324.
[14] N. F. Enke, T. J. Kilinski, S. A. Schroeder ja J. R. Lesniak, Mechanical behaviors of 60/40 tina-lyijy juotosliitokset, Proceedings – Electronic Components Conference 12 (1989), 264–272.
[15] T. Estes, W. Wong, W. McMullen, T. Berger ja Y. Saito, Luokan 2 kantapääfileiden luotettavuus lokin siipien lyijyllisissä komponenteissa. Aerospace Conference, Proceedings 6 (2003), 6-2517-6 C2525
[16] FIDES, FIDES Guide 2004, julkaisee Luotettavuusmetodologia elektronisille järjestelmille. FIDES-ryhmä, 2004.
[17] B. Foucher, D. Das, J. Boullie ja B. Meslet, Katsaus elektronisten laitteiden luotettavuuden ennustemenetelmiin, Microelectronics Reliability 42(8) (2002), 1155–1162.
[18] J. Garcia-Bonito, M. Brennan, S. Elliott, A. David ja R. Pinnington, Uusi, suuren siirtoarvon pietsosähköinen toimilaite aktiiviseen tärinänhallintaan, Smart Materials and Structures 7(1) (1998), 31 –42.
[19] W. Gericke, G. Gregoris, I. Jenkins, J. Jones, D. Lavielle, P. Lecuyer, J. Lenic, C. Neugnot, M. Sarno, E. Torres ja E. Vergnault, Metodology to arvioida ja valita sopiva luotettavuuden ennustemenetelmä eee-komponenteille avaruussovelluksissa, Euroopan avaruusjärjestö, (erikoisjulkaisu) ESA SP (507) (2002), 73–80.
[20] L. Gullo, Käytönaikainen luotettavuuden arviointi ja ylhäältä alas -lähestymistapa tarjoaa vaihtoehtoisen luotettavuuden ennustusmenetelmän. Annual Reliability and Maintainability, Symposium Proceedings (luettelonro 99CH36283), 1999, 365–377.
[21] Q. Guo ja M. Zhao, SMT-juoteliitoksen väsyminen, mukaan lukien vääntökaarevuuden ja sirun sijainnin optimointi, International Journal of Advanced Manufacturing Technology 26(7–8) (2005), 887–895.
[22] S.-J. Kinkku ja S.-B. Lee, Kokeellinen tutkimus elektronisten pakkausten luotettavuudesta tärinässä, Experimental Mechanics 36(4) (1996), 339–344.
[23] D. Hart, komponenttijohdon väsymistesti pinnoitetussa läpimenevässä reiässä, IEEE Proceedings of the National Aerospace and Electronics Conference (1988), 1154–1158.
[24] T. Y. Hin, K. S. Beh ja K. Seetharamu, Dynaamisen testilevyn kehittäminen FCBGA-juoteliitoksen luotettavuuden arviointiin iskun ja tärinän osalta. Proceedings of the 5th Electronics Packaging Technology Conference (EPTC 2003), 2003, 256–262.58
[25] V. Ho, A. Veprik ja V. Babitsky, Painettujen piirilevyjen lujittaminen laajakaistaisella dynaamisella vaimentimella, Shock and Vibration 10(3) (2003), 195–210.
[26] IEEE, IEEE-opas luotettavuusennusteiden valintaan ja käyttöön perustuen standardiin ieee 1413, 2003, v+90 C.
[27] T. Jackson, S. Harbater, J. Sketoe ja T. Kinney, Standardimuotojen kehittäminen avaruusjärjestelmien luotettavuusmalleille, Annual Reliability and Maintainability Symposium, 2003 Proceedings (Cat. No. 03CH37415), 269–276.
[28] F. Jensen, Electronic Component Reliability, Wiley, 1995.
[29] J. H. Ong ja G. Lim, Yksinkertainen tekniikka rakenteiden perustaajuuden maksimoimiseksi, ASME Journal of Electronic Packaging 122 (2000), 341–349.
[30] E. Jih ja W. Jung, Pinta-asennettavien juotosliitosten värähtelyväsymys. ITthermfl98. Sixth Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (Cat. No. 98CH36208), 1998, 246–250.
[31] B. Johnson ja L. Gullo, Improvements in luotettavuuden arviointi- ja ennustusmetodologia. Vuosittainen luotettavuus- ja ylläpitosymposium. 2000 Proceings. Kansainvälinen symposium tuotteiden laadusta ja eheydestä (luettelonro 00CH37055), 2000, -:181–187.
[32] M. Khan, D. Lagoudas, J. Mayes ja B. Henderson, Pseudoelastiset SMA-jousielementit passiiviseen tärinäneristykseen: osan i mallinnus, Journal of Intelligent Material Systems and Structures 15(6) (2004), 415–441 .
[33] R. Kotlowitz, Pinta-asennettujen komponenttien edustavien johtomallien vertailu, IEEE Transactions on Components, Hybrids, and Manufacturing Technology 12(4) (1989), 431–448.
[34] R. Kotlowitz, Pinta-asennuskomponenttien johtosuunnittelun vaatimustenmukaisuusmittarit. 1990 Proceedings. 40th Electronic Components and Technology Conference (luettelonro 90CH2893-6), 1990, 1054–1063.
[35] R. Kotlowitz ja L. Taylor, Vaatimustenmukaisuusmittarit kaltevalle lokin siipi-, hämähäkki-j-taivulle ja hämähäkkilokin siipijohdoille pinta-asennuskomponenteille. 1991 Proceedings. 41st Electronic Components and Technology Conference (Cat. No. 91CH2989-2), 1991, 299–312.
[36] J. Lau, L. Powers-Maloney, J. Baker, D. Rice ja B. Shaw, Hienojakoisten pinta-asennustekniikkakokoonpanojen juotosliitosten luotettavuus, IEEE Transactions on Components, Hybrids and Manufacturing Technology 13(3) (1990), 534-544.
[37] R. Li, Menetelmä elektronisten komponenttien väsymisen ennustamiseen satunnaisen tärinäkuormituksen alaisena, ASME Journal of Electronic Packaging 123(4) (2001), 394–400.
[38] R. Li ja L. Poglitsch, Muovisten palloristikkojen ja muovisten nelitasaisten pakkausten väsyminen autojen tärinässä. SMTA International, Proceedings of the Technical Program (2001), 324–329.
[39] R. Li ja L. Poglitsch, Tärinäväsymys, vikamekanismi ja muovisten palloristikkojen ja muovisten nelitasaisten pakkausten luotettavuus.
[40] Proceedings 2001 HD International Conference on High-Density Interconnect and Systems Packaging (SPIE Vol. 4428), 2001, 223–228.
[41] S. Liguore ja D. Followell, Vibration fatigue of Pinta mount Technology (smt) juotosliitokset. Annual Reliability and Maintainability Symposium 1995 Proceedings (Cat. No. 95CH35743), 1995, -:18–26.
[42] G. Lim, J. Ong ja J. Penny, Painetun piirilevyn reuna- ja sisäpistetuen vaikutus tärinän alla, ASME Journal of Electronic Packaging 121(2) (1999), 122–126.
[43] P. Luthra, Mil-hdbk-217: Mikä siinä on vikana? IEEE Transactions on Reliability 39(5) (1990), 518.
[44] J. Marouze ja L. Cheng, Toteutettavuustutkimus aktiivisesta värähtelyeristyksestä ukkonen toimilaitteita käyttäen, Smart Materials and Structures 11(6) (2002), 854–862.
[45] MIL-HDBK-217F. Elektronisten laitteiden luotettavuusennuste. Yhdysvaltain puolustusministeriö, F-painos, 1995.
[46] S. R. Moheimani, Selvitys viimeaikaisista innovaatioista tärinän vaimentamisessa ja hallinnassa käyttämällä ohitettuja pietsosähköisiä muuntimia, IEEE Transactions on Control Systems Technology 11(4) (2003), 482–494.
[47] S. Morris ja J. Reilly, Mil-hdbk-217-suosikkikohde. Vuosittainen luotettavuus- ja ylläpitosymposium. 1993 Proceedings (luettelonro 93CH3257-3), (1993), 503–509.
P. O'Connor, Käytännön luotettavuussuunnittelu. Wiley, 1997.
[48] ​​M. Osterman ja T. Stadterman, Virheenarviointiohjelmisto piirikorttikokoonpanoille. Vuosittainen luotettavuus ja huollettavuus. Symposium. 1999 Proceedings (luettelonro 99CH36283), 1999, 269–276.
[49] M. Pecht ja A. Dasgupta, Physics-of-Faure: an lähestymistapa luotettavaan tuotekehitykseen, IEEE 1995 International Integrated Reliability Workshop Final Report (Cat. No. 95TH8086), (1999), 1–4.
[50] M. Pecht ja W.-C. Kang, Mil-hdbk-217e:n luotettavuuden ennustusmenetelmien kritiikki, IEEE Transactions on Reliability 37(5) (1988), 453–457.
[51] M. G. Pecht ja F. R. Nash, Predicting the reliability of electronic equipment, Proceedings of the IEEE 82(7) (1994), 992–1004.
[52] J. Pitarresi, D. Caletka, R. Caldwell ja D. Smith, The smeared property technology for the FE vibration analysis of printed circuit cards, ASME Journal of Electronic Packaging 113 (1991), 250–257.
[53] J. Pitarresi, P. Geng, W. Beltman ja Y. Ling, Henkilökohtaisten tietokoneiden emolevyjen dynaaminen mallintaminen ja mittaus. 52nd Electronic Components and Technology Conference 2002., (luettelonro 02CH37345)(-), 2002, 597–603.
[54] J. Pitarresi ja A. Primavera, Painettujen piirikorttien värähtelymallinnustekniikoiden vertailu, ASME Journal of Electronic Packaging 114 (1991), 378–383.
[55] J. Pitarresi, B. Roggeman, S. Chaparala ja P. Geng, PC-emolevyjen mekaaninen iskutestaus ja mallintaminen. 2004 Proceedings, 54th Electronic Components and Technology Conference (IEEE Cat. No. 04CH37546) 1 (2004), 1047–1054.
[56] BI Sandor, Solder Mechanics – A State of the Art Assessment. Minerals, Metals and Materials Society, 1991.
[57] S. Shetty, V. Lehtinen, A. Dasgupta, V., Halkola ja T. Reinikainen, Fatigue of chip scale pack interconnects due to cyclic bending, ASME Journal of Electronic Packaging 123(3) (2001), 302– 308.
[58] S. Shetty ja T. Reinikainen, Kolmen ja neljän pisteen taivutustestaus elektronisille pakkauksille, ASME Journal of Electronic Packaging 125(4) (2003), 556–561.
[59] K. Sidharth ja D. B. Barker, Vibration induced fatigue life estimation of kulmajohtimien oheislyijykomponenttien, ASME Journal of Electronic Packaging 118(4) (1996), 244–249.
[60] J. Spanos, Z. Rahman ja G. Blackwood, Pehmeä 6-akselinen aktiivinen tärinäeristin, Proceedings of the American Control Conference 1 (1995), 412–416.
[61] D. Steinberg, Vibration Analysis for Electronic Equipment, John Wiley & Sons, 1991.
[62] D. Steinberg, Vibration Analysis for Electronic Equipment, John Wiley & Sons, 2000.
[63] E. Suhir, Voivatko yhteensopivat ulkoiset johdot vähentää pinta-asennettavan laitteen lujuutta? 1988 Proceedings of the 38th Electronics Components Conference (88CH2600-5), 1988, 1–6.
[64] E. Suhir, Painetun piirilevyn epälineaarinen dynaaminen vaste sen tukimuodolle kohdistetuille iskukuormituksille, ASME Journal of Electronic Packaging 114(4) (1992), 368–377.
[65] E. Suhir, Joustavan piirilevyn vaste sen tukimuodossa kohdistetuille jaksollisille iskukuormituksille, American Society of Mechanical Engineers (Paper) 59(2) (1992), 1–7.
[66] A. Veprik, Elektroniikkalaitteiden kriittisten komponenttien tärinäsuojaus ankarissa ympäristöolosuhteissa, Journal of Sound and Vibration 259(1) (2003), 161–175.
[67] H. Wang, M. Zhao ja Q. Guo, Vibration fatigue experiments of SMT juotosliitos, Microelectronics Reliability 44(7) (2004), 1143–1156.
[68] Z. W. Xu, K. Chan ja W. Liao, Empiirinen menetelmä hiukkasten vaimennussuunnitteluun, Shock and Vibration 11(5–6) (2004), 647–664.
[69] S. Yamada, Murtumismekaniikan lähestymistapa juotetun liitoksen murtumiseen, IEEE Transactions on Components, Hybrids and Manufacturing Technology 12(1) (1989), 99–104.
[70] W. Zhao ja E. Elsayed, Modeling accelerated life testing perustuu keskimääräiseen jäännösikään, International Journal of Systems Science 36(11) (1995), 689–696.
[71] W. Zhao, A. Mettas, X. Zhao, P. Vassiliou ja E. A. Elsayed, Generalized step stress accelerated life model. Proceedings of the International Conference on the Business of Electronic Product Reliability and Liability, 2004, 2004, 19–25.

Lähde: will.com