Western Digital et Toshiba ont proposé une mémoire flash avec cinq bits de données écrits par cellule

Un pas en avant, deux pas en arrière. S'il s'agit d'une cellule flash NAND avec 16 bits écrits dans chacune on ne peut que rêver, alors nous pouvons et devons parler d'écrire cinq bits dans une cellule. Et ils disent. Au Flash Memory Summit 2019, Toshiba présenté l'idée de sortir une cellule PLC NAND 5 bits comme prochaine étape après avoir maîtrisé la production de mémoire NAND QLC.

La transition vers la mémoire NAND PLC ajoutera 25 % supplémentaires à la capacité des baies flash par rapport à NAND QLC. Presque à l'improviste et pour le même prix, un SSD de 256 Go se transformera en un SSD de 320 Go. Cependant, la résistance à l'usure, la fiabilité et la vitesse de la mémoire flash en souffriront. Il est peu probable que cela arrête l’industrie. C'est juste que les lecteurs dotés de mémoire PLC NAND seront au cœur de ces solutions où une réécriture fréquente n'est pas nécessaire, mais où la vitesse d'accès est importante. Par exemple, pour enregistrer des archives. Il joue dans les mêmes portes technologie d'enregistrement de zone, lorsque la musique, les films et autres catégories de données sont enregistrés strictement dans leurs zones de mémoire prédéterminées.

La résistance à l'usure attendue de la mémoire PLC NAND diminuera pour la technologie de traitement de classe 10 nm, passant de 70 cycles de réécriture (effacement) à 35 cycles. Pour la mémoire NAND 3D, ces chiffres peuvent être plus élevés, car sa production fait appel à des processus technologiques plus importants. Le nombre de cycles peut être augmenté en rendant les contrôleurs plus complexes en termes de blocs de correction d'erreurs plus complexes, mais le contrôleur aura déjà pour tâche de décoder non pas un signal à 16 niveaux dans une cellule QLC, mais un signal à 32 niveaux dans une cellule QLC. Cellule CPL.

Vous devez également comprendre qu'il y aura encore moins d'espace pour le chargement (enregistrement de niveau) dans une cellule PLC que dans une cellule QLC, ou que la surface de la cellule pour l'enregistrement à 32 niveaux devra être augmentée. Si cela n'est pas fait, la fiabilité de l'enregistrement diminuera ou le contrôleur deviendra plus compliqué. En un mot, il y a de quoi parler. Si l’industrie décide de passer à une mémoire avec une cellule de cinq bits, cela n’arrivera qu’en 2021.

Source: 3dnews.ru