Un paso adiante, dous atrás. Se sobre unha célula flash NAND con 16 bits escritos en cada unha , entón podemos e debemos falar de escribir cinco bits nunha cela. E din. No Cumio de Memoria Flash 2019, Toshiba a idea de lanzar unha célula PLC NAND de 5 bits como o seguinte paso despois de dominar a produción de memoria NAND QLC.
A transición á memoria NAND PLC engadirá outro 25% á capacidade das matrices flash en comparación coa NAND QLC. Case de nada e polo mesmo diñeiro, un SSD de 256 GB converterase nun de 320 GB. Non obstante, a resistencia ao desgaste, a fiabilidade e a velocidade da memoria flash sufrirán. É improbable que isto pare a industria. É só que as unidades con memoria PLC NAND estarán no centro daquelas solucións nas que non se precisa reescritura frecuente, pero a velocidade de acceso é importante. Por exemplo, para gravar arquivos. Xoga nas mesmas portas , cando a música, as películas e outras categorías de datos se rexistran estrictamente nas súas áreas de memoria predeterminadas.
A resistencia ao desgaste esperada da memoria PLC NAND diminuirá para a tecnoloxía de proceso de clase 10 nm de 70 ciclos de reescritura (borrado) a 35 ciclos. Para a memoria 3D NAND, estes números poden ser maiores, xa que a súa produción utiliza procesos tecnolóxicos máis grandes. O número de ciclos pódese aumentar facendo que os controladores sexan máis complexos en canto a bloques de corrección de erros máis complexos, pero o controlador xa terá a tarefa de decodificar non un sinal de 16 niveis nunha cela QLC, senón un sinal de 32 niveis nunha célula QLC. Célula PLC.
Tamén cómpre entender que haberá aínda menos espazo para cargar (gravación de nivel) nunha cela PLC que nunha cela QLC, ou terá que aumentar a área da cela para a gravación de 32 niveis. Se non se fai isto, a fiabilidade da gravación diminuirá ou o controlador farase máis complicado. Nunha palabra, hai algo do que falar. Se a industria decide cambiar á memoria cunha cela de cinco bits, isto non ocorrerá ata 2021.
Fonte: 3dnews.ru