Vortex 2.2 អាចប្រើបាន ដែលជាប្រភពបើកចំហរ GPGPU ផ្អែកលើស្ថាបត្យកម្ម RISC-V

ការចេញផ្សាយគម្រោង Vortex 2.2 ត្រូវបានបោះពុម្ពដោយបង្កើត GPGPU បើកចំហដោយផ្អែកលើស្ថាបត្យកម្មសំណុំការណែនាំ RISC-V ដែលត្រូវបានរចនាឡើងដើម្បីអនុវត្តការគណនាស្របគ្នាដោយប្រើ OpenCL API និងគំរូប្រតិបត្តិ SIMT (Single Instruction, Multiple Threads)។ គម្រោងនេះក៏អាចត្រូវបានប្រើក្នុងការស្រាវជ្រាវក្នុងវិស័យក្រាហ្វិក 3D និងក្នុងការអភិវឌ្ឍន៍ស្ថាបត្យកម្ម GPU ថ្មី។ គ្រោងការណ៍ ការពិពណ៌នាអំពីប្លុកផ្នែករឹងជាភាសា Verilog កម្មវិធីក្លែងធ្វើកម្មវិធីបញ្ជា និងឯកសាររចនាដែលភ្ជាប់មកជាមួយត្រូវបានចែកចាយក្រោមអាជ្ញាប័ណ្ណ Apache 2.0 ។

ស្នូលនៃ GPGPU គឺជា RISC-V ISA ទូទៅដែលត្រូវបានពង្រីកជាមួយនឹងការណែនាំបន្ថែមមួយចំនួនដែលត្រូវការដើម្បីគាំទ្រមុខងារ GPU និងការគ្រប់គ្រងខ្សែស្រឡាយ។ ក្នុងពេលជាមួយគ្នានេះ ការផ្លាស់ប្តូរនៅក្នុងស្ថាបត្យកម្មសំណុំការណែនាំ RISC-V ត្រូវបានរក្សាទុកនៅកម្រិតអប្បបរមា ហើយនៅពេលណាដែលអាចធ្វើទៅបាន ការណែនាំវ៉ិចទ័រដែលមានស្រាប់ត្រូវបានប្រើប្រាស់។ ការណែនាំបន្ថែមរួមមាន: "tex" ដើម្បីបង្កើនល្បឿនដំណើរការវាយនភាព vx_rast ដើម្បីគ្រប់គ្រង rasterization vx_rop ដើម្បីគ្រប់គ្រងបំណែក ជម្រៅ និងតម្លាភាព vx_imadd ដើម្បីអនុវត្តគុណ និងបន្ថែមប្រតិបត្តិការ vx_wspawn vx_tmc និង vx_bar ដើម្បីធ្វើឱ្យគែមការណែនាំ និងខ្សែស្រឡាយនៅក្នុងពួកវា (រលកខាងមុខ សំណុំនៃខ្សែស្រឡាយដែលត្រូវបានប្រតិបត្តិស្របគ្នាដោយម៉ាស៊ីនស៊ីមឌី) vx_split និង vx_join ។

GPGPU ដែលកំពុងវិវឌ្ឍគាំទ្រ 32- និង 64-bit RISC-V RV32IMF និង RV64IMAFD ស្ថាបត្យកម្ម និងអាចរួមបញ្ចូលអង្គចងចាំដែលបានចែករំលែកស្រេចចិត្ត ឃ្លាំងសម្ងាត់ L1, L2 និង L3 និងចំនួនស្នូលដែលអាចកំណត់រចនាសម្ព័ន្ធបាន ខ្សែរ និងខ្សែ។ នៅក្នុងវេន ស្នូលនីមួយៗមានសមត្ថភាពក្នុងការរួមបញ្ចូលចំនួនកំណត់នៃ ALUs, FPUs, LSUs និង SFUs ។ FPGAs ដែលអាចប្រើសម្រាប់ការធ្វើគំរូគឺ Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 និង Xilinx Versal VCK5000។ Verilator (Verilog simulator), RTLSIM (ការក្លែងធ្វើ RTL) និង SimX (ការក្លែងធ្វើកម្មវិធី) អាចត្រូវបានប្រើដើម្បីក្លែងធ្វើប្រតិបត្តិការរបស់បន្ទះឈីប។

សម្រាប់ការអភិវឌ្ឍន៍កម្មវិធី កញ្ចប់ឧបករណ៍មួយត្រូវបានផ្តល់ជូន រួមទាំងវ៉ារ្យ៉ង់នៃ PoCL (កម្មវិធីចងក្រង និងពេលដំណើរការ OpenCL), LLVM/Clang, GCC និង Binutils ដែលប្រែប្រួលសម្រាប់ធ្វើការជាមួយ Vortex ។ គម្រោងនេះគាំទ្រការបញ្ជាក់របស់ OpenCL 1.2 ហើយតាមរយៈការបកប្រែទៅជា OpenCL គាំទ្រការតំណាងកម្រិតមធ្យមនៃ SPIR-V shaders ។ សម្រាប់ក្រាហ្វិកដែលផ្អែកលើបច្ចេកវិទ្យា Vortex នោះ GPU Skybox បើកចំហកំពុងត្រូវបានបង្កើតឡើង ដែលគាំទ្រ Vulkan graphics API ។ គំរូ Skybox ដែលត្រូវបានបង្កើតឡើងនៅលើមូលដ្ឋាននៃ Altera Stratix 10 FPGA និងរួមទាំង 32 cores (512 threads) បានធ្វើឱ្យវាអាចធ្វើទៅបានដើម្បីសម្រេចបាននូវការបំពេញនៃ 230 gigapixels ក្នុងមួយវិនាទី (3.7 gigatransactions ក្នុងមួយវិនាទី) នៅប្រេកង់ 29.4 MHz ។

ក្នុងចំណោមការផ្លាស់ប្តូរនៅក្នុង Vortex 2.2:

• បានបន្ថែម vx_spawn_taskgroups API ដើម្បីបើកដំណើរការខឺណែលដែលគាំទ្រការប្រតិបត្តិជាផ្នែកនៃកិច្ចការ 3D ។
• បានបន្ថែមការគាំទ្រសម្រាប់ ZICOND ដែលជាផ្នែកបន្ថែមនៃស្ថាបត្យកម្មសំណុំការណែនាំ RISC-V ដែលផ្តល់នូវការប្រតិបត្តិតាមលក្ខខណ្ឌនៃប្រតិបត្តិការដោយមិនមានការបំបែក។
• កម្មវិធីចងក្រង OpenCL ត្រូវបានប្តូរទៅការប្រតិបត្តិតាមកាលវិភាគនៅកម្រិតនៃខ្សែស្រឡាយនីមួយៗ (កម្រិតខ្សែស្រឡាយ ខ្សែនីមួយៗដំណើរការភារកិច្ចរបស់ខ្លួនដោយឯករាជ្យពីខ្សែស្រលាយផ្សេងទៀត) ជាជាងក្រុមនៃកិច្ចការ (កម្រិត warp) ដូចពីមុន។
• OpenCL បន្ថែមការគាំទ្រសម្រាប់ការចងក្រង JIT និងខឺណែល 64 ប៊ីត។
• ការគាំទ្រសម្រាប់ការផ្ទុកថាមវន្ត Vortex runtime ត្រូវបានអនុវត្ត។
• ឯកសារថ្មីសម្រាប់កំណត់រចនាសម្ព័ន្ធ Xilinx FPGAs ត្រូវបានស្នើឡើង។
• ការធ្វើតេស្តសំយោគតក្កវិជ្ជាដោយប្រើឧបករណ៍ Yosys ត្រូវបានរួមបញ្ចូល។
• ការ​គាំទ្រ​ឃ្លាំង​សម្ងាត់​ត្រូវ​បាន​ផ្តល់​ឱ្យ​ក្នុង​ប្រតិបត្តិការ​ហូរ​តាម​ឋានានុក្រម និង​ក្នុង​របៀប​សរសេរ​ត្រឡប់​វិញ។
• ល្បឿននៃការផ្ទៀងផ្ទាត់តារាងពិន្ទុ និងធ្វើការជាមួយប្រតិបត្តិករនៅកម្រិតផ្ទេរការចុះឈ្មោះ (RTL, Register Transfer Level) ត្រូវបានធ្វើឱ្យប្រសើរ។
• បានបន្ថែមការគាំទ្រសម្រាប់កម្មវិធីត្រាប់តាមសតិ Ramulator 2.0 DRAM ។
• ការផ្លាស់ប្តូរទៅការប្រើប្រាស់កំណែថ្មីរបស់ Verilator 5.0 (SystemVerilog simulator) និង LLVM 18.0 ត្រូវបានអនុវត្ត ហើយឧបករណ៍ដែលផ្អែកលើវាត្រូវបានធ្វើបច្ចុប្បន្នភាព។ CentOS 7.9.
• ជំនួសឱ្យប្រព័ន្ធការរួមបញ្ចូលជាបន្តបន្ទាប់ Travis CI សេវាកម្ម GitHub CI ត្រូវបានប្រើ។

ប្រភព: opennet.ru