De industrie gaat vol gas vooruit naar de praktische implementatie van de volgende PCI Express-interface. Dit keer versie 5.0, met een overdrachtssnelheid van 32 gigatransacties per seconde per lane. De overgang naar de PCIe 4.0-bus heeft zo lang stilgelegen dat er nu, slechts een jaar na de release van de definitieve PCIe 5.0-specificaties, naar een commerciële markt wordt gestreefd. Waarom zoveel haast? Voorstanders stellen dat verdere ontwikkeling van AI en IoT onmogelijk is zonder een verdubbeling of zelfs een grotere bandbreedte tussen processors en accelerators.
Nog niet zo lang geleden meldden we dat Astera Labs, Synopsys en Intel aanwezig waren op een gespecialiseerde conferentie in Taipei De eerste complete oplossing ter voorbereiding op de release van producten met de PCIe 5.0-interface. De demonstratie maakte gebruik van een mengelmoes van een Intel-controller, een fysieke laag van Synopsys en retimers van Astera Labs. Dit alles van één ontwikkelaar (hoewel blijkbaar zonder retimers die de signaalintegriteit herstellen) werd mogelijk dankzij de inspanningen van het bekende bedrijf Rambus.
Rambus staat niet alleen bekend om zijn ruzies in de wereld van interfacepatenten, maar ook als ontwikkelaar van signaalstructuren voor geheugencontrollers en databussen. Meer recentelijk heeft Rambus werkende oplossing voor het creëren van GDDR6-geheugencontrollers met een bandbreedte van 18 Gbps per lijn. En vandaag Rambus Een reeks oplossingen voor het uitbrengen van producten met een PCIe 5.0-interface.
De kit kan direct worden gelicentieerd door degenen die hem als geheel of afzonderlijk willen aanschaffen voor integratie in producten van derden met behulp van de PCI Express 5.0-bus. De kit bevat een PCIe 5.0-controller die is ontwikkeld door het onlangs overgenomen bedrijf van Rambus. en een native Rambus fysieke laag (PHY) voor de PCIe 5.0-interface. De kit garandeert achterwaartse compatibiliteit met eerdere PCIe-specificaties en is geoptimaliseerd voor productie in SoC's en controllers met behulp van 7 nm-procestechnologie en FinFET-transistors.
Rambus, als eigenaar en leverancier van één oplossing, garandeert uitgebreide ondersteuning voor ontwikkelaars en belooft de snelst mogelijke time-to-market voor producten die de PCIe 5.0-bus ondersteunen. Tot slot meldt Rambus dat de gepresenteerde fysieke laag volledig compatibel is en gebruikt kan worden voor de nieuwste interprocessorinterface. , en dit is de entree tot de operationele ruimte in de supercomputer niche.
Bron: 3dnews.ru
