Eén stap vooruit, twee stappen terug. Als het om een NAND-flashcel gaat met elk 16 bits geschreven
De overgang naar NAND PLC-geheugen zal nog eens 25% toevoegen aan de capaciteit van flash-arrays vergeleken met NAND QLC. Bijna uit het niets en voor hetzelfde geld verandert een SSD van 256 GB in een SSD van 320 GB. De slijtvastheid, betrouwbaarheid en snelheid van flashgeheugen zullen er echter onder lijden. Het is onwaarschijnlijk dat dit de sector zal tegenhouden. Het is alleen zo dat schijven met NAND PLC-geheugen de kern zullen vormen van oplossingen waarbij frequent herschrijven niet nodig is, maar toegangssnelheid wel belangrijk is. Bijvoorbeeld voor het vastleggen van archieven. Hij speelt in dezelfde poorten
De verwachte slijtvastheid van NAND PLC-geheugen zal voor de procestechnologie van de 10 nm-klasse afnemen van 70 herschrijf- (wis) cycli naar 35 cycli. Voor 3D NAND-geheugen kunnen deze cijfers hoger zijn, omdat de productie ervan gebruik maakt van grotere technologische processen. Het aantal cycli kan worden vergroot door controllers complexer te maken in termen van complexere foutcorrectieblokken, maar de controller zal al de taak hebben om niet een signaal met 16 niveaus in een QLC-cel te decoderen, maar een signaal met 32 niveaus in een QLC-cel. PLC-cel.
Je moet ook begrijpen dat er in een PLC-cel nog minder ruimte zal zijn voor opladen (niveauregistratie) dan in een QLC-cel, anders zal het celoppervlak voor opname op 32 niveaus moeten worden vergroot. Als dit niet gebeurt, neemt de betrouwbaarheid van de opname af of wordt de besturing ingewikkelder. Kortom, er is iets om over te praten. Als de industrie besluit over te stappen op geheugen met een vijf-bits cel, zal dit pas in 2021 gebeuren.
Bron: 3dnews.ru