Rambus przedstawił zestaw rozwiązań umożliwiających wypuszczenie produktów z interfejsem PCIe 5.0

Branża pełną parą zmierza w stronę praktycznego wdrożenia kolejnego interfejsu PCI Express. Tym razem w wersji 5.0 z szybkością transferu 32 gigatransakcji na sekundę na linię. Podczas przejścia na magistralę PCIe 4.0 utknął w martwym punkcie tak długo, że teraz, zaledwie rok po opublikowaniu ostatecznej specyfikacji PCIe 5.0, próbuje wejść w przestrzeń komercyjną. Skąd taki pośpiech? Zwolennicy twierdzą, że dalszy rozwój AI i IoT jest niemożliwy bez podwojenia lub jeszcze większego rozszerzenia przepustowości pomiędzy procesorami i akceleratorami.

Nie tak dawno temu opowiadaliśmy Wam o tym Astera Labs, Synopsys i Intel na specjalistycznej konferencji w Tajpej pokazał Pierwsze kompleksowe rozwiązanie przygotowujące na premierę produktów PCIe 5.0. W demonstracji wykorzystano mieszankę kontrolera Intel, warstwy fizycznej Synopsys i retimerów Astera Labs. Uzyskanie tego wszystkiego od jednego dewelopera (choć najwyraźniej bez retimerów przywracających integralność sygnału) stało się możliwe dzięki staraniom znanej firmy Rambus.

Rambus znany jest nie tylko ze swoich sporów w świecie prawa patentowego na temat projektów interfejsów, ale także z projektowania struktur sygnałowych dla kontrolerów pamięci i magistrali danych. Ostatnio Rambus pokazał działające rozwiązanie do tworzenia kontrolerów pamięci GDDR6 o przepustowości 18 Gbit/s na linię. A dzisiaj Rambus zasugerował zestaw rozwiązań umożliwiających wypuszczenie produktów z interfejsem PCIe 5.0.

Zestaw może być natychmiast licencjonowany przez tych, którzy chcą go kupić w całości lub indywidualnie, w celu integracji z produktami innych firm za pomocą magistrali PCI Express 5.0. W zestawie znajduje się kontroler PCIe 5.0 opracowany przez firmę niedawno przejętą przez Rambusa Logika północno-zachodnia oraz zastrzeżoną warstwę fizyczną Rambus (PHY) dla interfejsu PCIe 5.0. Zestaw gwarantuje kompatybilność wsteczną z poprzednimi specyfikacjami PCIe i jest zoptymalizowany do produkcji jako część układów SoC i kontrolerów przy użyciu technologii procesowej 7 nm i tranzystorów FinFET.

Rambus jako właściciel i dostawca jednego rozwiązania gwarantuje kompleksowe wsparcie dla programistów i obiecuje najszybszy czas wprowadzenia na rynek produktów obsługujących magistralę PCIe 5.0. Na koniec Rambus informuje, że zaprezentowana warstwa fizyczna jest w pełni kompatybilna i można ją wykorzystać na najnowszym interfejsie międzyprocesorowym Łącze Compute Express, a to jest wejście w przestrzeń operacyjną w niszy superkomputerów.

Źródło: 3dnews.ru