Libre-SOC项目正在开发一款具有CDC 6600风格混合架构的开放芯片，其中为了减小芯片的尺寸和复杂性，CPU、VPU和GPU指令不分离并在一个ISA中提供，已达到将第一个测试样品转移到生产的阶段。 该项目最初以 Libre RISC-V 的名称开发，但在决定用 OpenPOWER 3.0 指令集架构 (ISA) 取代 RISC-V 后更名为 Libre-SOC。
该项目旨在创建一个完整、完全开放且免版税的片上系统（SoC），可用于单板计算机、上网本和各种便携式设备。 除了 CPU 特定指令和通用寄存器之外，Libre-SOC 还提供在单个处理器功能块中执行 VPU 和 GPU 典型的向量运算和专门计算的功能。 该芯片采用 OpenPOWER 指令集架构、带有矢量化和并行数据处理指令的 Simple-V 扩展，以及用于 ARGB 转换和常见 3D 操作的专用指令。
GPU指令集中于与Vulkan图形API配合使用，VPU用于加速YUV-RGB转换和MPEG1/2、MPEG4 ASP (xvid)、H.264、H.265、VP8、VP9、AV1、MP3的解码、AC3、Vorbis 格式和 Opus。 正在为 Mesa 开发免费驱动程序，该驱动程序使用 Libre-SOC 的功能来提供 Vulkan 图形 API 的硬件加速软件实现。 例如，Vulkan 着色器可以使用 JIT 引擎进行转换，以使用 Libre-SOC 中可用的专用指令来执行。
在下一个测试原型中，他们计划实现SVP64（可变长度矢量化）扩展，允许Libre-SOC用作矢量处理器（除了32个64位通用寄存器外，还将提供128个寄存器）用于矢量计算）。 第一个原型仅包含一个运行频率为 300 MHz 的核心，但计划在两年内发布 4 核版本，然后是 8 核版本，长远来看将发布 64 核版本。
首批芯片将由台积电采用180nm工艺技术生产。 该项目的所有开发均在免费许可下分发，包括 GDS-II 格式的文件以及芯片完整拓扑的描述，足以开始您自己的生产。 Libre-SOC将是第一个基于Power架构的完全独立的芯片，并非由IBM制造。 该开发使用了 nMigen 硬件描述语言（基于 Python 的 HDL，不使用 VHDL 和 Verilog）、Chips4Makers 项目的 FlexLib 标准单元库以及用于从 HDL 转换为 GDS-II 的免费 Coriolis2 VLSI 工具包。
Libre-SOC 的开发由 NLnet 基金会资助，该基金会拨款 400 万欧元创建完全开放的芯片，作为创建可验证且值得信赖的基础技术解决方案计划的一部分。 该芯片尺寸为5.5x5.9毫米，包含130万个逻辑门。 它由四个 4KB SRAM 模块和一个 300 MHz 锁相环 (PLL) 单元组成。
来源： opennet.ru