JEDEC het 'n voorlopige spesifikasie vir vierdegenerasie HBM4-geheue gepubliseer, wat aansienlike toenames in kapasiteit en deurset vir kunsmatige intelligensie en hoëprestasie-rekenaarstelsels beloof.
JEDEC die volgende generasie HBM4 (High-Bandwidth Memory) geheue spesifikasie, nader aan die voltooiing van die ontwikkeling van 'n nuwe DRAM standaard, Tom se hardeware. Volgens gepubliseerde data sal HBM4 'n 2048-bis-koppelvlak per stapel ondersteun, alhoewel teen 'n laer datatempo in vergelyking met HBM3E. Boonop bied die nuwe standaard 'n wyer reeks geheuelae, wat dit beter sal toelaat om vir verskillende tipes toepassings aangepas te word.
Die nuwe HBM4-standaard sal 24 GB- en 32 GB-stapels ondersteun, en sal ook konfigurasies bied vir 4-, 8-, 12- en 16-laag stapels met vertikale TSV-verbindings. Die JEDEC-komitee het voorlopig ooreengekom op snelhede van tot 6,4 Gt/s, maar besprekings is aan die gang oor die moontlikheid om selfs hoër datatempo's te bereik.
'n 16-laag stapel gebaseer op 32-gigabit-skyfies sal 'n kapasiteit van 64 GB kan verskaf, dit wil sê, in hierdie geval sal 'n verwerker met vier geheuemodules 256 GB geheue met 'n piekbandwydte van 6,56 kan ondersteun TB / s met 'n 8192-bis-koppelvlak.
Alhoewel HBM4 dubbel die aantal kanale per stapel sal hê in vergelyking met HBM3 en 'n groter fisiese grootte om versoenbaarheid te verseker, sal 'n enkele beheerder beide HBM3 en HBM4 kan hanteer. Verskillende substrate sal egter benodig word om verskillende vormfaktore te akkommodeer. Interessant genoeg het JEDEC nie die moontlikheid genoem om HBM4-geheue direk in verwerkers te integreer nie, wat miskien die interessantste aspek van die nuwe geheuetipe is.
Voorheen het SK hynix en TSMC samewerking aangekondig oor die ontwikkeling van HBM4 basiskristalle, en 'n bietjie later by die Europese Simposium 2024 het TSMC bevestig dat hy sy 12FFC+ (12nm klas) en N5 (5nm klas) prosesse sal gebruik om hierdie kristalle te vervaardig.
TSMC se N5-proses maak voorsiening vir die integrasie van meer logika en funksies, met onderlinge verbindingshoogtes wat wissel van 9 tot 6 mikron, wat van kritieke belang is vir integrasie op die skyfie. Die 12FFC+-proses, gebaseer op TSMC se 16nm FinFET-tegnologie, sal kostedoeltreffende basismatryse produseer wat geheue verbind met gasheerverwerkers met behulp van silikonwafers.
Let daarop dat HBM4 hoofsaaklik ontwerp is vir die behoeftes van generatiewe kunsmatige intelligensie en hoë-prestasie rekenaars, wat die verwerking van baie groot hoeveelhede data en die uitvoer van komplekse berekeninge vereis. Daarom is dit onwaarskynlik dat ons HBM4 in kliënttoepassings soos GPU sal sien. SK hynix verwag om produksie van HBM4 in 2026 bekend te stel.
Bron:
Bron: 3dnews.ru
