Bildiyimiz kimi, 3 nm proses texnologiyasına keçid yeni tranzistor arxitekturasına keçidlə müşayiət olunacaq. Məsələn, Samsung şirkətinin terminologiyasında bunlar MBCFET (Çox Körpü Kanalı FET) tranzistorları olacaq ki, burada tranzistor kanalı bir-birinin üstündə düzülmüş, hər tərəfdən qapı ilə əhatə olunmuş bir neçə nanosəhifə şəkilli kanal kimi görünəcək (ətraflı məlumat üçün baxın) ).
Belçika Imec mərkəzindəki tərtibatçılara görə, bu, şaquli FinFET qapılarından istifadə edən mütərəqqi, lakin ideal olmayan tranzistor quruluşudur. 3 nm-dən aşağı proses texnologiyası üçün ideal tranzistor olardı , belçikalılar tərəfindən təklif edilmişdir.
Imec, ayrılmış səhifələri və ya çəngəl vərəqləri olan bir tranzistor hazırlamışdır. Bunlar tranzistor kanalları kimi xidmət edən, lakin şaquli dielektriklə ayrılmış eyni şaquli nanosəhifələrdir. Dielektrikin bir tərəfində n-kanallı tranzistor, digər tərəfində isə p-kanallı tranzistor yaradılır. Hər ikisi şaquli qabırğa şəklində ortaq bir qapı ilə əhatə olunmuşdur.
Müxtəlif keçiriciliyə malik tranzistorlar arasındakı məsafənin azaldılması prosesin daha da miqyaslandırılması üçün digər əsas çətinliklərdən biridir. TCAD simulyasiyaları ayrı səhifələri olan tranzistorun matris sahəsində 20% azalma təmin edəcəyini təsdiqlədi. Ümumilikdə, yeni tranzistor arxitekturası standart məntiqi hüceyrə hündürlüyünü 4,3 yola endirəcək. Hüceyrə daha sadələşəcək ki, bu da SRAM yaddaş hüceyrələrinin istehsalına da aiddir.
Nanosəhifəli tranzistordan ayrılmış nanosəhifələri olan tranzistora sadə keçid eyni enerji istehlakı ilə 10% performans artımı və ya performans artımı olmadan 24% güc azalması təmin edəcək. 2 nm proses üçün simulyasiyalar göstərdi ki, ayrılmış nanosəhifələrdən istifadə edən SRAM hüceyrəsi 8 nm-ə qədər p- və n-qovşaq boşluğu ilə birlikdə sahə azalması və 30%-ə qədər performans artımı təmin edəcək.
Mənbə: 3dnews.ru
