TSA атака изтича информация от микроархитектурните структури на процесора на AMD

AMD разкри нов клас микроархитектурни атаки срещу своите процесори, наречен TSA (Transient Scheduler Attack). Атаката позволява на нападателя да заобиколи механизмите за изолиране на процесора и да определи данни, обработвани в други контексти, например от потребителското пространство, за да определи информация, обработвана на ниво ядро, или от гост, за да научи данни, използвани в друг гост.

Уязвимостите са открити по време на разработването на инструментариум, създаден от изследователи от Microsoft и ETH Zurich, за стрес тестване на микроархитектурната изолация между различни зони за сигурност, като ядрото, виртуалните машини и процесите.

Методът на атака се основава на зависимостта на времето за изпълнение на някои инструкции от състоянието на микроархитектурните структури. Когато процесорът очаква бързо завършване на инструкцията за четене на данни от паметта (например, приемайки, че данните са в L1 кеша), но не успее да ги получи успешно, възниква състояние на „фалшиво завършване“ на инструкцията. В този случай, дори преди да определи това състояние, процесорът може да планира спекулативно изпълнение на други операции, които зависят от резултата от изпълнението на инструкцията за зареждане от паметта.

Тъй като зареждането не е завършено, данните, свързани с него, се анулират от процесора и операцията по зареждане по-късно се повтаря. Зависимите операции също се изпълняват отново, когато са готови правилните данни. Прочистването на конвейера обаче не се извършва след изпълнението на инструкцията, за която е коригирано условието за „невярно завършване“, и неправилните данни могат да бъдат пренасочени към зависими операции.

Изпълнението на такива операции не променя състоянието на кеша и TLB (Translation Lookaside Buffer), т.е. данните не могат да бъдат възстановени с помощта на традиционни методи за определяне на състоянието на кеша. Но тези данни влияят върху времето за изпълнение на други инструкции. Анализът на времето за изпълнение може да се използва като източник на изтичане на информация от микроархитектурните структури, останали след спекулативното изпълнение на други операции.

В зависимост от източника на извличане на остатъчни данни се идентифицират две уязвимости:

• CVE-2024-36350 (TSA-SQ — TSA Store Queue) — теч от буфера за временно съхранение на операции за запис (Store Queue), позволяващ определяне на резултата от инструкциите за запис в паметта.
• CVE-2024-36357 (TSA-L1 — TSA L1 кеш данни) — изтичане през L1D кеша.

Уязвимостите се появяват в семейството процесори AMD (Fam19h), базирани на микроархитектурите Zen 3 и Zen 4. Например, проблемът е налице в сериите процесори AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4, AMD Ryzen Embedded 5000/7000/V3000.

Промените, необходими за блокиране на уязвимостта, бяха включени в декемврийската актуализация на микрокода и фърмуера за инициализация на платформата (PI), издадени на производителите на оригинално оборудване (OEM). Пачове за защита от уязвимостта бяха изпратени за включване в ядрото. Linux (Опцията на командния ред на ядрото "tsa=off" е предоставена за деактивиране на защитата, която влияе негативно на производителността.) Добавена е и корекция към хипервизора на Xen. Блокирането на уязвимостта изисква както актуализация на микрокода, така и активиране на режим на защита на ниво ядро ​​или хипервизор.

Източник: opennet.ru