JEDEC-ը հրապարակել է չորրորդ սերնդի HBM4 հիշողության նախնական սպեցիֆիկացիա, որը խոստանում է արհեստական ինտելեկտի և բարձր արդյունավետության հաշվողական համակարգերի հզորության և թողունակության զգալի աճ:
JEDEC- ը հաջորդ սերնդի HBM4 (High-Bandwidth Memory) հիշողության ճշգրտում, որը մոտենում է նոր DRAM ստանդարտի մշակման ավարտին, Tom's Hardware. Հրապարակված տվյալների համաձայն՝ HBM4-ը կաջակցի 2048-բիթանոց ինտերֆեյս մեկ փաթեթի համար, թեև տվյալների ավելի ցածր արագությամբ՝ համեմատած HBM3E-ի: Բացի այդ, նոր ստանդարտը ապահովում է հիշողության շերտերի ավելի լայն շրջանակ, ինչը թույլ կտա այն ավելի լավ հարմարեցնել տարբեր տեսակի հավելվածներին։
Նոր HBM4 ստանդարտը կաջակցի 24 ԳԲ և 32 ԳԲ ծավալով կույտերին, ինչպես նաև կառաջարկի կոնֆիգուրացիաներ 4, 8, 12 և 16 շերտանոց կույտերի համար՝ ուղղահայաց TSV փոխկապակցվածությամբ: JEDEC կոմիտեն պայմանականորեն համաձայնեցրել է մինչև 6,4 Գտ/վ արագությունը, սակայն քննարկումները շարունակվում են տվյալների էլ ավելի բարձր արագության հասնելու հնարավորության շուրջ:
16 գիգաբիթանոց չիպերի վրա հիմնված 32 շերտանոց ստեկը կկարողանա ապահովել 64 ԳԲ հզորություն, այսինքն՝ այս դեպքում չորս հիշողության մոդուլներով պրոցեսորը կկարողանա աջակցել 256 ԳԲ հիշողություն՝ 6,56 առավելագույն թողունակությամբ։ TB / վ, օգտագործելով 8192-բիթանոց ինտերֆեյս:
Թեև HBM4-ը կունենա ալիքների կրկնակի քանակ՝ համեմատած HBM3-ի հետ և ավելի մեծ ֆիզիկական չափս՝ ապահովելու համատեղելիությունը, մեկ կարգավորիչը կկարողանա կառավարել և՛ HBM3, և՛ HBM4: Այնուամենայնիվ, տարբեր ենթաշերտեր կպահանջվեն տարբեր ձևի գործոնները տեղավորելու համար: Հետաքրքիր է, որ JEDEC-ը չի նշել HBM4 հիշողության ուղղակիորեն պրոցեսորների մեջ ինտեգրելու հնարավորությունը, ինչը, հավանաբար, նոր հիշողության տիպի ամենահետաքրքիր կողմն է:
Նախկինում SK hynix-ը և TSMC-ն հայտարարեցին HBM4 բազային բյուրեղների ստեղծման շուրջ համագործակցության մասին, իսկ մի փոքր ավելի ուշ Եվրոպական սիմպոզիում 2024-ում TSMC-ն հաստատեց, որ կօգտագործի իր 12FFC+ (12nm դաս) և N5 (5nm դասի) գործընթացները այս բյուրեղների արտադրության համար:
TSMC-ի N5 գործընթացը թույլ է տալիս ինտեգրել ավելի շատ տրամաբանություն և գործառույթներ՝ 9-ից 6 միկրոն տատանվող փոխկապակցման բարձրությամբ, ինչը կարևոր է չիպային ինտեգրման համար: 12FFC+ պրոցեսը, որը հիմնված է TSMC-ի 16 նմ FinFET տեխնոլոգիայի վրա, կարտադրի ծախսարդյունավետ բազային ձողիկներ, որոնք հիշողությունը կմիացնեն հյուրընկալող պրոցեսորներին՝ օգտագործելով սիլիկոնային վաֆլիներ:
Նշենք, որ HBM4-ը հիմնականում նախատեսված է գեներատիվ արհեստական ինտելեկտի և բարձր արդյունավետության հաշվարկների կարիքների համար, որոնք պահանջում են շատ մեծ քանակությամբ տվյալների մշակում և բարդ հաշվարկների կատարում: Հետևաբար, քիչ հավանական է, որ մենք տեսնենք HBM4 հաճախորդի հավելվածներում, ինչպիսիք են GPU-ն: SK hynix-ն ակնկալում է HBM4-ի արտադրությունը սկսել 2026 թվականին։
Source:
Source: 3dnews.ru
