Initiële ondersteuning voor RISC-V-architectuur is toegevoegd aan de Android-codebase

De AOSP-repository (Android Open Source Project), die de broncode van het Android-platform ontwikkelt, is begonnen met het doorvoeren van wijzigingen ter ondersteuning van apparaten met processors op basis van de RISC-V-architectuur.

De RISC-V-ondersteuningsset met wijzigingen is voorbereid door Alibaba Cloud en omvat 76 patches die verschillende subsystemen bestrijken, waaronder de grafische stapel, het geluidssysteem, componenten voor het afspelen van video, bionische bibliotheek, virtuele Dalvik-machine, frameworks, Wi-Fi- en Bluetooth-stacks, ontwikkelaar tools en diverse modules van derden, waaronder modellen voor TensorFlow Lite en machine learning-modules voor tekstherkenning, audio- en beeldclassificatie.

Van de totale set patches zijn er al 30 patches met betrekking tot de systeemomgeving en bibliotheken geïntegreerd in AOSP. De komende maanden is Alibaba Cloud van plan extra patches naar AOSP te pushen om RISC-V-ondersteuning te bieden in de kernel, Android Runtime (ART) en emulator.

Initiële ondersteuning voor RISC-V-architectuur is toegevoegd aan de Android-codebase

Om RISC-V-ondersteuning in Android te ondersteunen, heeft RISC-V International een speciale werkgroep opgericht met de naam Android SIG, waaraan andere bedrijven kunnen deelnemen die geïnteresseerd zijn in het draaien van de Android-softwarestack op RISC-V-processors. Het pushen van RISC-V-ondersteuning naar het reguliere Android is een samenwerking met Google en de community.

De voorgestelde wijzigingen voor Android maken deel uit van een initiatief om de toepassingen van apparaten op basis van de RISC-V-architectuur uit te breiden. Vorig jaar ontdekte Alibaba ontwikkelingen met betrekking tot XuanTie RISC-V-processors en begon RISC-V actief te promoten, niet alleen voor IoT-apparaten en serversystemen, maar ook voor consumentenapparatuur en verschillende gespecialiseerde chips die verschillende toepassingen omvatten, van multimediasystemen tot signaalverwerking en versnellers voor machinaal leren.

RISC-V biedt een open en flexibel machine-instructiesysteem waarmee microprocessors kunnen worden gebouwd voor willekeurige toepassingen zonder dat er royalty's of verplichtingen aan verbonden zijn. Met RISC-V kunt u volledig open SoC's en processors maken. Momenteel worden op basis van de RISC-V-specificatie enkele tientallen varianten van microprocessorkernen, ongeveer honderd SoC's en reeds geproduceerde chips ontwikkeld door verschillende bedrijven en gemeenschappen onder verschillende gratis licenties (BSD, MIT, Apache 2.0). RISC-V-ondersteuning is aanwezig sinds de releases van Glibc 2.27, binutils 2.30, gcc 7 en de Linux-kernel 4.15.

Bron: opennet.ru

Voeg een reactie