Ako vieme, v marci tohto roku TSMC spustila pilotnú výrobu 5nm produktov. Stalo sa to v novom závode Fab 18 na Taiwane, na uvoľnenie 5nm roztokov. Hromadná výroba pomocou 5nm procesu N5 sa očakáva v druhom štvrťroku 2020. Do konca toho istého roku bude spustená výroba čipov na báze produktívnej 5nm procesnej technológie alebo N5P (výkon). Dostupnosť prototypových čipov umožňuje TSMC vyhodnotiť schopnosti budúcich polovodičov vyrábaných na základe novej procesnej technológie, o ktorej bude spoločnosť podrobne hovoriť v decembri. Ale už sa dá niečo zistiť z abstraktov predložených TSMC na prezentáciu na IEDM 2019.
Pred upresnením detailov si pripomeňme, čo vieme z predchádzajúcich vyjadrení od TSMC. V porovnaní so 7nm procesom sa tvrdí, že čistý výkon 5nm čipov stúpne o 15% alebo sa spotreba zníži o 30%, ak výkon zostane rovnaký. Proces N5P pridá ďalších 7 % produktivity alebo 15 % úsporu spotreby. Hustota logických prvkov sa zvýši 1,8-krát. Mierka buniek SRAM sa zmení faktorom 0,75.
Pri výrobe 5nm čipov rozsah použitia EUV skenerov dosiahne úroveň zrelej produkcie. Štruktúra tranzistorového kanála sa zmení, možno použitím germánia spolu s kremíkom alebo namiesto neho. To zabezpečí zvýšenú pohyblivosť elektrónov v kanáli a zvýšenie prúdov. Procesná technológia poskytuje niekoľko úrovní riadiaceho napätia, z ktorých najvyššia poskytne 25% zvýšenie výkonu v porovnaní s rovnakým v 7 nm procesnej technológii. Napájanie tranzistorov pre I/O rozhrania bude v rozsahu od 1,5 V do 1,2 V.
Pri výrobe priechodných otvorov na pokovovanie a na kontakty sa použijú materiály s ešte nižším odporom. Kondenzátory s ultra vysokou hustotou sa budú vyrábať pomocou obvodu kov-dielektrikum-kov, čo zvýši produktivitu o 4 %. Vo všeobecnosti TSMC prejde na používanie nových izolátorov s nízkym obsahom K. V obvode spracovania kremíkových plátkov sa objaví nový „suchý“ proces Metal Reactive Ion Etching (RIE), ktorý čiastočne nahradí tradičný damašský proces využívajúci meď (pre kovové kontakty menšie ako 30 nm). Prvýkrát sa tiež použije vrstva grafénu na vytvorenie bariéry medzi medenými vodičmi a polovodičom (aby sa zabránilo elektromigrácii).
Z podkladov k decembrovej správe na IEDM môžeme vyčítať, že množstvo parametrov 5nm čipov bude ešte lepších. Hustota logických prvkov bude teda vyššia a dosiahne 1,84-násobok. Bunka SRAM bude tiež menšia s plochou 0,021 µm2. S výkonom experimentálneho kremíka je všetko v poriadku - dosiahol sa nárast o 15%, ako aj možné zníženie spotreby o 30% v prípade zamrznutia vysokých frekvencií.
Nová procesná technológia umožní vybrať si zo siedmich hodnôt riadiaceho napätia, čo spestrí vývojový proces a produkty a použitie EUV skenerov výrobu rozhodne zjednoduší a zlacní. Podľa TSMC poskytuje prechod na EUV skenery 0,73-násobné zlepšenie lineárneho rozlíšenia v porovnaní so 7nm procesom. Napríklad na výrobu najkritickejších metalizačných vrstiev prvých vrstiev bude namiesto piatich konvenčných masiek potrebná iba jedna EUV maska, a teda iba jeden výrobný cyklus namiesto piatich. Mimochodom, dávajte pozor na to, ako úhľadne dopadnú prvky na čipe pri použití EUV projekcie. Krása a to je všetko.
Zdroj: 3dnews.ru