Мало људи зна да је архитектура АРЦ процесора једна од најчешћих архитектура заједно са АРМ, МИПС и к86. Развијена 1980-их, АРЦ архитектура се користи у разним микроконтролерима за широк спектар високотехнолошких производа, а сваке године отприлике уређаја.
Недавно је Синопсис Цорпоратион најавила нову генерацију 32- и 64-битних АРЦ процесорских језгара, која обећавају да ће утростручити перформансе у односу на своје претходнике, а такође ће омогућити изградњу система на чипу са 12 језгара. Дакле, нова језгра ће омогућити Синопсис-у да се такмичи са АРМ-ом у бројним новим областима.
„Уграђене апликације као што су ССД контролери или умрежавање постају све сложеније, захтевајући значајно побољшање перформанси са ограниченом снагом и величином“, рекао је Џон Коетер, виши потпредседник маркетинга и стратегије интелектуалне својине у Синопсис-у. „Са издавањем нове АРЦв3 архитектуре и АРЦ ХС5к и ХС6к језгара, програмери ће моћи да испуне све веће захтеве за перформансама својих СоЦ-а данас и у будућности.”
Нове породице Синопсис ДесигнВаре АРЦ процесора укључују 32-битна језгра и 64-битна језгра . Новонајављени процесори су намењени широком спектру апликација као што су ССД контролери, мрежни контролери, аутопилоти возила, аутомобилски инфотаинмент системи и многи други. Узимајући у обзир растуће захтеве за РАМ-ом, 64-битни АРЦ ХД6к ће вам омогућити да креирате системе са 4,5 ПБ ДРАМ-а, док ће уређаји засновани на АРЦ ХД5к морати да се ограниче на мање запремине. Међутим, стварне количине подржане РАМ меморије ће највероватније бити диктиране оперативним системом који се користи, а видљиве предности 64-битних ЦПУ-а ће бити диктиране ширим цевоводом и већом датотеком регистра.
Што се тиче ДесигнВаре АРЦ ХС5к и ДесигнВаре АРЦ ХС6к архитектура, оне подржавају скуп инструкција АРЦв3, који се може проширити АПЕКС (АРЦ Процессор ЕКСтенсионс) инструкцијама ако неком од клијената треба нешто специфично. Поред тога, АРЦ ХС57Д је опремљен АРЦв3ДСП процесором дигиталних сигнала са подршком за 150 команди. Нова језгра имају дубину цевовода од 10 степени, могу да изврше две инструкције по циклусу такта, а такође су опремљена 128-битном јединицом са помичним зарезом. Истовремено, најнапредније верзије кернела подржавају кеш другог нивоа (Л2) величине до 16 МБ.
Говорећи о перформансама, Синопсис тврди 3 ДМИПС по МХз у целобројним прорачунима, као и 5,1 ЦореМарк по МХз, што је веома добро за минијатурна језгра са минималном потрошњом енергије. Дакле, 3 ДМИПС по МХз је више него код прилично моћних процесора , док је 5,1 ЦореМарк по МХз више од било ког
Процесорска језгра Синопсис ДесигнВаре АРЦ ХС5к и ХС6к | |||||
| ХС5к | ХС6к | ||||
| ХСКСНУМКС | ХС57Д | ХСКСНУМКС | ХСКСНУМКС | ХСКСНУМКС | |
| Скуп команди | АРЦв3 | ||||
| АПЕКС упутства | Подржан | ||||
| Капацитет | 32-битни | 64-битни | |||
| Упутства по циклусу | 2 | ||||
| Дужина транспортера | 10 корака | ||||
| ДПП | - | АРЦв3ДСП 150 упутства | - | - | - |
| ФПУ тачност | ФП16, ФП32, ФП64 | ||||
| Кластер процесора | 12 језгара | ||||
| Акцелератори по кластеру | 16 појачивача | ||||
| L1 | Кеш инструкција + Кеш података | ||||
| L2 | - | - | 16 МБ | - | 16 МБ |
| Максимална количина меморије | 64 ГБ (у зависности од ОС) | 4,5 петабајта | |||
| Учесталост (при т/п 16ФФЦ) | КСНУМКС ГХз | ||||
| ДМИПС | 5400 ДМИПС по језгру / 3 ДМИПС по МХз | ||||
| ЦореМарк | 9180 ЦореМарк по језгру / 5,1 ЦореМарк по МХз | ||||
Једна од кључних карактеристика нове породице ДесигнВаре АРЦ ХС5к и ДесигнВаре АРЦ ХС6к је могућност креирања систем-на-чипу (СоЦ) са 12 процесорских језгара опште намене и 16 специјализованих акцелератора. Свако језгро/акцелератор у таквом процесору ради на сопственом такту и користи сопствени подсистем напајања како би максимизирао енергетску ефикасност. Уз нова језгра, Синопсис такође нуди кохерентну везу са кеш меморијом на чипу са брзином преноса података од 800 ГБ/с.
Овакав СоЦ заснован на АРЦ архитектури данас није много уобичајен, али узимајући у обзир обећавајуће процесоре за системе аутопилота, складиштење података, контролу тока података, вишејезгре и разне врсте акцелератора ће бити веома згодне. Ово последње ће омогућити Синопсис-у да се такмичи са АРМ језгрима за простор у СоЦ-у за ове апликације, што се раније није догодило. Тако се произвођач ССД-а Старблазе већ заинтересовао за језгра ДесигнВаре АРЦ ХС5к и ДесигнВаре АРЦ ХС6к.
„Уграђени програмери високих перформанси непрестано се суочавају са новим изазовима у постизању високих перформанси са великим меморијским отисцима и ограничењима снаге и величине“, рекао је Брус Ченг, главни научник у Старблазе-у. „Могућности са више језгара Синопсис-ових нових 32-битних АРЦ ХС5к и 64-битних ХС6к процесора омогућиће нам да постигнемо нове нивое енергетске ефикасности које не нуде други процесори тренутно на тржишту.“
Синопсис ће почети да нуди језгра ARC HS56, HS57D, HS58, HS66 и HS68, као и њихове вишепроцесорске верзије, HS56MP, HS57DMP, HS58MP, HS66MP и HS68MP, почев од трећег квартала 2020. године. Компанија ће такође понудити ARC MetaWare Development Toolkit за креирање чипова заснованих на овим језгрима, као и симулатор и верификатор за проверу перформанси SoC-а пре имплементације у силицијуму. Што се тиче подршке за оперативне системе, нова језгра ће бити компатибилна са бројним дистрибуцијама. Linux, Зефир, као и разне врсте власничких оперативних система.
Извор: 3дневс.ру
