Технічна документація прояснила компонування Ryzen 4000: два CCD, один ССX у CCD, 32 Мбайт L3 у CCX

Вчора ввечері в Мережі виплив технічний документ, який описує деякі характеристики очікуваних процесорів Ryzen 4000, побудованих на мікроархітектурі Zen 3. В цілому, ніяких особливих одкровень він не приніс, зате підтвердив багато припущень, які висловлювалися раніше.

Технічна документація прояснила компонування Ryzen 4000: два CCD, один ССX у CCD, 32 Мбайт L3 у CCX

Згідно з документацією, процесори Ryzen 4000 (кодове ім'я Vermeer) збережуть чіплетне компонування, введене в їх попередниках покоління Zen 2. Майбутні масові процесори, як і раніше, володітимуть чіплетом введення-виводу і одним або двома CCD (Сore Сomplex Die) чіплетами, що містять обчислювальні ядра.

Ключовою відмінністю процесорів Zen 3 стане внутрішня будова CCD. У той час як зараз у кожному CCD міститься по два чотириядерні комплекси CCX (Core Complex), кожен з яких має власний сегмент L3-кешу об'ємом 16 Мбайт, у Ryzen 4000 чіплети будуть складатися з одного восьмиядерного CCX. Об'єм L3-кешу в кожному CCX при цьому буде збільшений з 16 до 32 Мбайт, однак зміни загальної ємності кеш-пам'яті це, очевидно, не призведе. Восьмиядерні процесори серії Ryzen 4000, які тепер матимуть у своєму складі один CCD-чіплет, отримають 32-Мбайт L3-кеш, а 16-ядерні CPU з двома CCD-чіплетами будуть мати 64-Мбайт L3-кеш, складений з двох сегментів.

Технічна документація прояснила компонування Ryzen 4000: два CCD, один ССX у CCD, 32 Мбайт L3 у CCX

Змін в обсязі L2-кешу чекати не потрібно: на кожне з ядер процесора припадатиме по 512 Кбайт кеш-пам'яті другого рівня.

Тим не менш, укрупнення CCX очевидно позначиться на продуктивності. Кожне з ядер в Zen 3 отримає прямий доступ до більш ємної частини кеш-пам'яті третього рівня, а крім того, більше ядер може обмінюватися даними безпосередньо, минаючи Infinity Fabric. Це означає, що в Zen 3 знизяться затримки між'ядерної взаємодії, і зменшиться вплив на продуктивність обмеженої пропускної здатності зв'язувальної частини процесора шини Infinity Fabric, а значить, зрештою зросте показник IPC (кількість виконуваних за такт інструкцій).

При цьому ні про яке зростання кількості ядер у споживчих процесорах не йдеться. Максимальне число ССD-чіплетів Ryzen 4000 буде обмежено двома, таким чином граничне число ядер в процесорі не зможе переступити через 16.

Технічна документація прояснила компонування Ryzen 4000: два CCD, один ССX у CCD, 32 Мбайт L3 у CCX

Також не передбачається жодних принципових змін із підтримкою пам'яті. Як випливає з документа, максимальним режимом, що офіційно підтримується, для Ryzen 4000 так і залишиться DDR4-3200.

Жодних подробиць про склад модельного ряду і частоти процесорів, що входять до нього, документація не повідомляє. Більш детальна інформація, очевидно, стане відомою 8 жовтня, коли AMD проведе спеціальний захід, присвячений процесорам Ryzen 4000 та мікроархітектурі Zen 3.

Джерело:



Джерело: 3dnews.ru

Додати коментар або відгук