Une attaque TSA divulgue des informations sur les structures microarchitecturales des processeurs AMD

AMD a dévoilé une nouvelle classe d'attaques microarchitecturales ciblant ses processeurs, appelée TSA (Transient Scheduler Attack). Cette attaque permet à un attaquant de contourner les mécanismes d'isolation du processeur et d'identifier les données traitées dans d'autres contextes, par exemple depuis l'espace utilisateur pour déterminer les informations traitées au niveau du noyau, ou depuis un invité pour connaître les données utilisées par un autre invité.

Les vulnérabilités ont été découvertes lors du développement d'une boîte à outils créée par des chercheurs de Microsoft et de l'ETH Zurich pour tester l'isolation microarchitecturale entre différentes zones de sécurité telles que le noyau, les machines virtuelles et les processus.

La méthode d'attaque repose sur la dépendance du temps d'exécution de certaines instructions à l'état des structures microarchitecturales. Lorsque le processeur s'attend à une exécution rapide de l'instruction de lecture de données en mémoire (par exemple, en supposant que les données se trouvent dans le cache L1), mais ne parvient pas à les obtenir, l'instruction est déclarée « fausse exécution ». Dans ce cas, avant même de déterminer cet état, le processeur peut planifier l'exécution spéculative d'autres opérations dépendant du résultat de l'exécution de l'instruction de chargement en mémoire.

Le chargement n'étant pas terminé, les données associées sont invalidées par le processeur et l'opération de chargement est répétée ultérieurement. Les opérations dépendantes sont également réexécutées lorsque les données correctes sont disponibles. Cependant, le vidage du pipeline n'est pas effectué après l'exécution de l'instruction pour laquelle la condition de « faux achèvement » est corrigée, et les données incorrectes peuvent être redirigées vers les opérations dépendantes.

L'exécution de telles opérations ne modifie pas l'état du cache ni celui du TLB (Translation Lookaside Buffer), c'est-à-dire que les données ne peuvent pas être restaurées par les méthodes traditionnelles de détermination de l'état du cache. Cependant, ces données affectent le temps d'exécution des autres instructions. L'analyse du temps d'exécution peut être utilisée comme source de fuite d'informations provenant des structures microarchitecturales subsistant après l'exécution spéculative d'autres opérations.

Selon la source d’extraction des données résiduelles, deux vulnérabilités sont identifiées :

• CVE-2024-36350 (TSA-SQ — TSA Store Queue) — une fuite du tampon de stockage temporaire des opérations d'écriture (Store Queue), permettant de déterminer le résultat de l'écriture des instructions en mémoire.
• CVE-2024-36357 (TSA-L1 — Cache de données TSA L1) — fuite via le cache L1D.

Les vulnérabilités affectent la famille de processeurs AMD (Fam19h) basée sur les microarchitectures Zen 3 et Zen 4. Par exemple, le problème est présent sur les processeurs AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4 et AMD Ryzen Embedded 5000/7000/V3000.

Les modifications nécessaires pour corriger la vulnérabilité ont été intégrées à la mise à jour du microcode et au firmware d'initialisation de la plateforme (PI) de décembre, distribués aux équipementiers. Des correctifs visant à se prémunir contre cette vulnérabilité ont été soumis pour intégration au noyau. Linux (L'option de ligne de commande du noyau « tsa=off » permet de désactiver les protections qui affectent négativement les performances.) Un correctif a également été intégré à l'hyperviseur Xen. Le blocage de cette vulnérabilité nécessite une mise à jour du microcode et l'activation du mode de protection au niveau du noyau ou de l'hyperviseur.

Source: opennet.ru