เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ 2.0 เช‰เชชเชฒเชฌเซเชง เช›เซ‡, RISC-V เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช“เชชเชจ เชธเซ‹เชฐเซเชธ GPGPU

เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ เชชเซเชฐเซ‹เชœเซ‡เช•เซเชŸเชจเซ€ เชฌเซ€เชœเซ€ เช†เชตเซƒเชคเซเชคเชฟ เชชเซเชฐเช•เชพเชถเชฟเชค เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เช›เซ‡, เชœเซ‡เชฎเชพเช‚ RISC-V เชธเซ‚เชšเชจเชพ เชธเซ‡เชŸ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช“เชชเชจ GPGPU เชตเชฟเช•เชธเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เช›เซ‡, เชœเซ‡ OpenCL API เช…เชจเซ‡ SIMT (เชธเชฟเช‚เช—เชฒ เช‡เชจเซเชธเซเชŸเซเชฐเช•เซเชถเชจ, เชฎเชฒเซเชŸเซ€เชชเชฒ เชฅเซเชฐเซ‡เชกเซเชธ) เชเช•เซเชเซ‡เช•เซเชฏเซเชถเชจ เชฎเซ‹เชกเชฒเชจเซ‹ เช‰เชชเชฏเซ‹เช— เช•เชฐเซ€เชจเซ‡ เชธเชฎเชพเช‚เชคเชฐ เช•เชฎเซเชชเซเชฏเซเชŸเชฟเช‚เช— เช•เชฐเชตเชพ เชฎเชพเชŸเซ‡ เชฐเชšเชพเชฏเซ‡เชฒ เช›เซ‡. เชชเซเชฐเซ‹เชœเซ‡เช•เซเชŸเชจเซ‹ เช‰เชชเชฏเซ‹เช— 3D เช—เซเชฐเชพเชซเชฟเช•เซเชธเชจเชพ เช•เซเชทเซ‡เชคเซเชฐเชฎเชพเช‚ เชธเช‚เชถเซ‹เชงเชจ เช•เชฐเชตเชพ เช…เชจเซ‡ เชจเชตเชพ GPU เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐเซเชธ เชตเชฟเช•เชธเชพเชตเชตเชพ เชฎเชพเชŸเซ‡ เชชเชฃ เชฅเชˆ เชถเช•เซ‡ เช›เซ‡. เชธเซเช•เซ€เชฎเซเชธ, เชตเซ‡เชฐเชฟเชฒเซ‹เช— เชญเชพเชทเชพเชฎเชพเช‚ เชนเชพเชฐเซเชกเชตเซ‡เชฐ เชฌเซเชฒเซ‹เช•เซเชธเชจเซเช‚ เชตเชฐเซเชฃเชจ, เชธเชฟเชฎเซเชฏเซเชฒเซ‡เชŸเชฐ, เชกเซเชฐเชพเช‡เชตเชฐเซ‹ เช…เชจเซ‡ เชคเซ‡เชจเซ€ เชธเชพเชฅเซ‡เชจเชพ เชกเชฟเชเชพเช‡เชจ เชฆเชธเซเชคเชพเชตเซ‡เชœเซ€เช•เชฐเชฃ เช…เชชเชพเชšเซ‡ 2.0 เชฒเชพเชฏเชธเชจเซเชธ เชนเซ‡เช เชณ เชตเชฟเชคเชฐเชฟเชค เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡.

GPGPU เชจเซ‹ เชฎเซเช–เซเชฏ เชญเชพเช— เชเช• เชธเชพเชฎเชพเชจเซเชฏ RISC-V ISA เช›เซ‡, เชœเซ‡ GPU เช•เชพเชฐเซเชฏเช•เซเชทเชฎเชคเชพ เช…เชจเซ‡ เชฅเซเชฐเซ‡เชก เชจเชฟเชฏเช‚เชคเซเชฐเชฃเชจเซ‡ เชธเชฎเชฐเซเชฅเชจ เช†เชชเชตเชพ เชฎเชพเชŸเซ‡ เชœเชฐเซ‚เชฐเซ€ เช•เซ‡เชŸเชฒเซ€เช• เชตเชงเชพเชฐเชพเชจเซ€ เชธเซ‚เชšเชจเชพเช“ เชธเชพเชฅเซ‡ เชตเชฟเชธเซเชคเซƒเชค เช›เซ‡. เชคเซ‡ เชœ เชธเชฎเชฏเซ‡, RISC-V เชธเซ‚เชšเชจเชพ เชธเซ‡เชŸ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐเชฎเชพเช‚ เชซเซ‡เชฐเชซเชพเชฐเซ‹เชจเซ‡ เชจเซเชฏเซ‚เชจเชคเชฎ เชฐเชพเช–เชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡ เช…เชจเซ‡ เชœเซเชฏเชพเชฐเซ‡ เชชเชฃ เชถเช•เซเชฏ เชนเซ‹เชฏ เชคเซเชฏเชพเชฐเซ‡, เชนเชพเชฒเชจเซ€ เชตเซ‡เช•เซเชŸเชฐ เชธเซ‚เชšเชจเชพเช“เชจเซ‹ เช‰เชชเชฏเซ‹เช— เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡. RV64X เชชเซเชฐเซ‹เชœเซ‡เช•เซเชŸเชฎเชพเช‚ เชธเชฎเชพเชจ เช…เชญเชฟเช—เชฎเชจเซ‹ เช‰เชชเชฏเซ‹เช— เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡, เชœเซ‡ RISC-V เชคเช•เชจเซ€เช•เซ‹ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช“เชชเชจ GPU เชชเชฃ เชตเชฟเช•เชธเชพเชตเซ‡ เช›เซ‡.

 เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ 2.0 เช‰เชชเชฒเชฌเซเชง เช›เซ‡, RISC-V เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช“เชชเชจ เชธเซ‹เชฐเซเชธ GPGPU

เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ เชŸเซ‡เช•เซเชจเซ‹เชฒเซ‹เชœเซ€ เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช—เซเชฐเชพเชซเชฟเช•เซเชธ เชฎเชพเชŸเซ‡, เช“เชชเชจ GPU เชธเซเช•เชพเชฏเชฌเซ‹เช•เซเชธ เชตเชฟเช•เชธเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เชฐเชนเซเชฏเซเช‚ เช›เซ‡, เชœเซ‡ เชตเชฒเซเช•เชจ เช—เซเชฐเชพเชซเชฟเช•เซเชธ API เชจเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช•เชฐเซ‡ เช›เซ‡. เช…เชฒเซเชŸเซ‡เชฐเชพ เชธเซเชŸเซเชฐเซ‡เชŸเชฟเช•เซเชธ 10 เชเชซเชชเซ€เชœเซ€เชเชจเชพ เช†เชงเชพเชฐเซ‡ เชฌเชจเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซ‡เชฒ เช…เชจเซ‡ 32 เช•เซ‹เชฐเซ‹ (512 เชฅเซเชฐเซ‡เชกเซ‹) เชธเชนเชฟเชค, เชธเซเช•เชพเชฏเชฌเซ‹เช•เซเชธ เชชเซเชฐเซ‹เชŸเซ‹เชŸเชพเช‡เชช 230 เชฎเซ‡เช—เชพเชนเชฐเซเชŸเชเชจเซ€ เช†เชตเชฐเซเชคเชจ เชชเชฐ 3.7 เช—เซ€เช—เชพเชชเชฟเช•เซเชธเซ‡เชฒ เชชเซเชฐเชคเชฟ เชธเซ‡เช•เชจเซเชก (29.4 เช—เซ€เช—เชพเชŸเซเชฐเชพเชจเซเชเซ‡เช•เซเชถเชจเซเชธ เชชเซเชฐเชคเชฟ เชธเซ‡เช•เชจเซเชก) เชจเซเช‚ เชซเชฟเชฒ เชชเชฐเซเชซเซ‹เชฐเซเชฎเชจเซเชธ เชนเชพเช‚เชธเชฒ เช•เชฐเชตเชพเชจเซเช‚ เชถเช•เซเชฏ เชฌเชจเชพเชตเซเชฏเซเช‚. เชคเซ‡ เชจเซ‹เช‚เชงเซเชฏเซเช‚ เช›เซ‡ เช•เซ‡ เช† เชธเซ‹เชซเซเชŸเชตเซ‡เชฐ เช…เชจเซ‡ เชนเชพเชฐเซเชกเชตเซ‡เชฐ เช…เชฎเชฒเซ€เช•เชฐเชฃ เชธเชพเชฅเซ‡เชจเซเช‚ เชชเซเชฐเชฅเชฎ เช–เซเชฒเซเชฒเซเช‚ GPU เช›เซ‡ เชœเซ‡ เชตเชฒเซเช•เชจเชจเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช•เชฐเซ‡ เช›เซ‡.

เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธเชจเซ€ เชฎเซเช–เซเชฏ เชฒเชพเช•เซเชทเชฃเชฟเช•เชคเชพเช“:

  • 32- เช…เชจเซ‡ 64-เชฌเซ€เชŸ RISC-V เชธเซ‚เชšเชจเชพ เชธเซ‡เชŸ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐเซเชธ RV32IMF เช…เชจเซ‡ RV64IMAFD เชจเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช•เชฐเซ‡ เช›เซ‡.
  • เช•เซ‹เชฐเซ‹, เชŸเชพเชธเซเช• เชฌเซเชฒเซ‹เช•เซเชธ (เชตเชพเชฐเซเชชเซเชธ) เช…เชจเซ‡ เชฅเซเชฐเซ‡เชกเซ‹เชจเซ€ เชฐเซ‚เชชเชฐเซ‡เช–เชพเช‚เช•เชฟเชค เชธเช‚เช–เซเชฏเชพ.
  • ALUs, FPUs, LSUs เช…เชจเซ‡ SFU เชจเซ€ เช•เซ‹เชฐ เชฆเซ€เช  เชฐเซ‚เชชเชฐเซ‡เช–เชพเช‚เช•เชฟเชค เชธเช‚เช–เซเชฏเชพ.
  • เชเชกเชœเชธเซเชŸเซ‡เชฌเชฒ เชชเชพเช‡เชชเชฒเชพเช‡เชจ เชธเชฎเชธเซเชฏเชพ เชชเชนเซ‹เชณเชพเชˆ.
  • เชตเซˆเช•เชฒเซเชชเชฟเช• เชถเซ‡เชฐ เช•เชฐเซ‡เชฒ เชฎเซ‡เชฎเชฐเซ€ เช…เชจเซ‡ L1, L2 เช…เชจเซ‡ L3 เช•เซ‡เชถ.
  • OpenCL 1.2 เชธเซเชชเชทเซเชŸเซ€เช•เชฐเชฃ เชธเชชเซ‹เชฐเซเชŸ.
  • FPGA Altera Arria 10, Altera Stratix 10, Xilinx Alveo U50, U250, U280 เช…เชจเซ‡ Xilinx Versal VCK5000 เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช…เชฎเชฒเซ€เช•เชฐเชฃเชจเซ€ เชถเช•เซเชฏเชคเชพ.
  • เช…เชฆเซเชฏเชคเชจ เชธเซ‚เชšเชจเชพเช“: เชŸเซ‡เช•เซเชธเชšเชฐ เชชเซเชฐเซ‹เชธเซ‡เชธเชฟเช‚เช—เชจเซ‡ เชเชกเชชเซ€ เชฌเชจเชพเชตเชตเชพ เชฎเชพเชŸเซ‡ "tex", เชฐเชพเชธเซเชŸเชฐเชพเช‡เชเซ‡เชถเชจเชจเซ‡ เชจเชฟเชฏเช‚เชคเซเชฐเชฟเชค เช•เชฐเชตเชพ เชฎเชพเชŸเซ‡ vx_rast, เชŸเซเช•เชกเชพเช“, เชŠเช‚เชกเชพเชˆ เช…เชจเซ‡ เชชเชพเชฐเชฆเชฐเซเชถเชฟเชคเชพเชจเซ‡ เชนเซ‡เชจเซเชกเชฒ เช•เชฐเชตเชพ เชฎเชพเชŸเซ‡ vx_rop, เช—เซเชฃเชพเช•เชพเชฐ เช•เชฐเชตเชพ เช…เชจเซ‡ เช‘เชชเชฐเซ‡เชถเชจ เช‰เชฎเซ‡เชฐเชตเชพ เชฎเชพเชŸเซ‡ vx_imadd, เชธเซ‚เชšเชจเชพเชจเซ€ เชงเชพเชฐเชจเซ‡ เชธเช•เซเชฐเชฟเชฏ เช•เชฐเชตเชพ เชฎเชพเชŸเซ‡ vx_wspawn, vx_tmc เช…เชจเซ‡ vx_bar, เชคเชฐเช‚เช—เซ‹ เชตเชพเช‚เชšเชตเชพ เชฎเชพเชŸเซ‡เชจเซ‹ เชธเซ‡เชŸ SIMD เชเชจเซเชœเชฟเชจ เชฆเซเชตเชพเชฐเชพ เชธเชฎเชพเช‚เชคเชฐ เชฐเซ€เชคเซ‡ เชšเชฒเชพเชตเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡), vx_split เช…เชจเซ‡ vx_join.
  • SPIR-V เชถเซ‡เชกเชฐเชจเซ€ เชฎเชงเซเชฏเชตเชฐเซเชคเซ€ เชฐเชœเซ‚เช†เชค เชฎเชพเชŸเซ‡ เชธเชชเซ‹เชฐเซเชŸ OpenCL เชฎเชพเช‚ เช…เชจเซเชตเชพเชฆ เชฆเซเชตเชพเชฐเชพ เชฒเชพเช—เซ เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡.
  • เชเชชเซเชฒเชฟเช•เซ‡เชถเชจ เชกเซ‡เชตเชฒเชชเชฎเซ‡เชจเซเชŸ เชฎเชพเชŸเซ‡, เชเช• เชŸเซ‚เชฒเช•เชฟเชŸ เช“เชซเชฐ เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ‡ เช›เซ‡, เชœเซ‡เชฎเชพเช‚ PoCL (เช•เชฎเซเชชเชพเช‡เชฒเชฐ เช…เชจเซ‡ เชฐเชจเชŸเชพเช‡เชฎ OpenCL), LLVM/Clang, GCC เช…เชจเซ‡ เชฌเชฟเชจเซเชŸเชฟเชฒเซเชธเชจเซ‹ เชธเชฎเชพเชตเซ‡เชถ เชฅเชพเชฏ เช›เซ‡ เชœเซ‡ เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ เชธเชพเชฅเซ‡ เช•เชพเชฎ เช•เชฐเชตเชพ เชฎเชพเชŸเซ‡ เช…เชจเซเช•เซ‚เชณ เช›เซ‡.
  • เชšเชฟเชช เชธเชฟเชฎเซเชฏเซเชฒเซ‡เชถเชจ เชตเซ‡เชฐเชฟเชฒเซ‡เชŸเชฐ (เชตเซ‡เชฐเชฟเชฒเซ‹เช— เชธเชฟเชฎเซเชฏเซเชฒเซ‡เชŸเชฐ), RTLSIM (RTL เชธเชฟเชฎเซเชฏเซเชฒเซ‡เชถเชจ) เช…เชจเซ‡ SimX (เชธเซ‹เชซเซเชŸเชตเซ‡เชฐ เชธเชฟเชฎเซเชฏเซเชฒเซ‡เชถเชจ) เชจเซ‹ เช‰เชชเชฏเซ‹เช— เช•เชฐเซ€เชจเซ‡ เชธเชชเซ‹เชฐเซเชŸเซ‡เชก เช›เซ‡.

เชตเซ‹เชฐเซเชŸเซ‡เช•เซเชธ 2.0 เชฎเชพเช‚ เชซเซ‡เชฐเชซเชพเชฐเซ‹ เชชเซˆเช•เซ€:

  • เชฎเชพเช‡เช•เซเชฐเซ‹เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เช‘เชชเซเชŸเชฟเชฎเชพเช‡เช เช•เชฐเชตเชพเชฎเชพเช‚ เช†เชตเซเชฏเซเช‚ เช›เซ‡.
  • 64-เชฌเซ€เชŸ RISC-V RV64IMAFD เชธเซ‚เชšเชจเชพ เชธเซ‡เชŸ เช†เชฐเซเช•เชฟเชŸเซ‡เช•เซเชšเชฐ เชฎเชพเชŸเซ‡ เช‰เชฎเซ‡เชฐเชพเชฏเซ‡เชฒ เชธเชชเซ‹เชฐเซเชŸ.
  • Xilinx FPGA เชชเชฐ เช†เชงเชพเชฐเชฟเชค เช…เชฎเชฒเซ€เช•เชฐเชฃเชจเซ€ เชถเช•เซเชฏเชคเชพ เช‰เชฎเซ‡เชฐเซ€.
  • LLVM 16 เช…เชจเซ‡ Ubuntu 20.04 เชฎเชพเชŸเซ‡ เชธเชชเซ‹เชฐเซเชŸ เช‰เชฎเซ‡เชฐเชพเชฏเซ‹.
  • เชฐเชฟเชซเซ‡เช•เซเชŸเชฐเชฟเช‚เช— เชนเชพเชฅ เชงเชฐเชตเชพเชฎเชพเช‚ เช†เชตเซเชฏเซเช‚ เช›เซ‡ เช…เชจเซ‡ เช—เซเชฃเชตเชคเซเชคเชพ เชฎเซ‚เชฒเซเชฏเชพเช‚เช•เชจ เชฆเชฐเชฎเชฟเชฏเชพเชจ เช“เชณเช–เชตเชพเชฎเชพเช‚ เช†เชตเซ‡เชฒเซ€ เช–เชพเชฎเซ€เช“ เชธเซเชงเชพเชฐเชตเชพเชฎเชพเช‚ เช†เชตเซ€ เช›เซ‡.

เชธเซ‹เชฐเซเชธ: opennet.ru

เชเช• เชŸเชฟเชชเซเชชเชฃเซ€ เช‰เชฎเซ‡เชฐเซ‹