התעשייה נעה במלוא המהירות לקראת היישום המעשי של ממשק PCI Express הבא. הפעם בגרסה 5.0 עם קצב העברה של 32 גיגה טרנזקציות בשנייה לשורה. זה נתקע כל כך הרבה זמן במהלך המעבר לאפיק PCIe 4.0 שעכשיו, שנה בלבד לאחר שחרורו של מפרט PCIe 5.0 הסופי, הוא מבקש להיכנס למרחב המסחרי. למה כזה עומס? חסידים טוענים שפיתוח נוסף של AI ו-IoT הוא בלתי אפשרי ללא הכפלה או הרחבה אפילו יותר של רוחב הפס בין המעבדים והמאיצים.
לא מזמן סיפרנו לכם שאסטרה לאבס, סינופסיס ואינטל בכנס מיוחד בטאיפיי הפתרון המקיף הראשון להתכונן לשחרור מוצרי PCIe 5.0. ההדגמה השתמשה ב-"hodgepodge" של בקר אינטל, שכבה פיזית של Synopsys ו-Retimers של Astera Labs. קבלת כל זה ממפתח אחד (אם כי, ככל הנראה, ללא רטיימרים המשחזרים את שלמות האות) התאפשרה הודות למאמצים של חברת Rambus הידועה.
Rambus ידועה לא רק במריבות שלה בעולם דיני הפטנטים על עיצובי ממשקים, אלא גם בתכנון של מבני אותות לבקרי זיכרון ואפיקי נתונים. לאחרונה רמבוס פתרון עבודה ליצירת בקרי זיכרון GDDR6 ברוחב פס של 18 Gbit/s לקו. והיום רמבוס סט פתרונות לשחרור מוצרים עם ממשק PCIe 5.0.
הערכה יכולה לקבל רישיון מיידי על ידי מי שמעוניין לרכוש אותה בשלמותה או בנפרד לצורך שילוב במוצרי צד שלישי באמצעות האפיק PCI Express 5.0. הערכה כוללת בקר PCIe 5.0 שפותחה על ידי החברה שנרכשה לאחרונה על ידי Rambus ושכבה פיזית קניינית של Rambus (PHY) עבור ממשק PCIe 5.0. הערכה מבטיחה תאימות לאחור עם מפרטי PCIe קודמים והיא מותאמת לייצור כחלק מ-SoCs ובקרים באמצעות טכנולוגיית התהליך של 7nm וטרנזיסטורי FinFET.
Rambus, כבעלים וספק של פתרון יחיד, מבטיחה תמיכה מקיפה למפתחים ומבטיחה את הזמן המהיר ביותר לשוק עבור מוצרים התומכים באפיק PCIe 5.0. לבסוף, Rambus מדווח כי השכבה הפיזית המוצגת תואמת לחלוטין וניתן להשתמש בה עבור הממשק הבין-מעבד העדכני ביותר , וזוהי כניסה למרחב התפעולי בנישת מחשבי העל.
מקור: 3dnews.ru
