ARM har avslöjat sin senaste processordesign, Cortex-A77. Liksom förra årets Cortex-A76 är denna kärna designad för avancerade uppgifter i smartphones och en mängd olika enheter. I den strävar utvecklaren efter att öka antalet instruktioner som exekveras per klocka (IPC). Klockhastigheter och strömförbrukning förblev ungefär på Cortex-A76-nivån.
För närvarande siktar ARM på att snabbt öka prestandan för sina kärnor. Enligt sina planer, från och med 73 Cortex-A2016 och fram till 2020 Hercules-design, avser företaget att öka CPU-kraften med 2,5 gånger. Redan övergångarna från 16 nm till 10 nm och sedan till 7 nm gjorde det möjligt att öka klockfrekvensen, och i kombination med Cortex-A75 och sedan Cortex-A76-arkitekturen, enligt ARM-uppskattningar, en 1,8-faldig ökning av prestanda har uppnåtts hittills. Nu kommer Cortex-A77-kärnan att tillåta, på grund av ökningen av IPC, att öka prestandan med ytterligare 20 % vid samma klockfrekvens. Det vill säga en 2,5-faldig ökning 2020 blir ganska verklig.
Trots 20% ökning av IPC uppskattar ARM att A77:s strömförbrukning inte har ökat. Avvägningen i det här fallet är att A77-chipområdet är cirka 17 % större än A76 vid samma bearbetningsstandarder. Som ett resultat kommer kostnaden för en enskild kärna att öka något. Om vi jämför ARMs prestationer med branschledare är det värt att säga att AMD i Zen 2 uppnådde en IPC-ökning på 15% jämfört med Zen+, medan IPC-värdet för Intel-kärnor har varit ungefär detsamma under många år.
Exekveringsfönstret för att ändra sekvensen av kommandon (utom ordningsfönsterstorlek) har utökats med 25 % till 160 enheter, vilket gör att kärnan kan öka parallelliteten i beräkningar. Till och med Cortex-A76 hade en stor Branch Target Buffer, och Cortex-A77 ökade den med ytterligare 33 % till 8 KB, vilket gör att grenprediktionsenheten effektivt kan hantera ökningen av antalet parallella instruktioner.
En ännu mer intressant innovation är en helt ny cache på 1,5 KB som lagrar makrooperationer (MOP) som returneras från avkodningsmodulen. ARM-processorarkitekturen avkodar instruktioner från användarapplikationen till mindre makrooperationer och bryter sedan ner dem i mikrooperationer som skickas till exekveringskärnan. MOP-cachen används för att minska effekten av missade grenar och tömningar eftersom makrooperationer nu lagras i ett separat block och inte kräver omkodning - vilket ökar den totala kärngenomströmningen. I vissa arbetsbelastningar är det nya blocket ett extremt användbart tillägg till standardinstruktionscachen.
Ett fjärde ALU-block och ett andra grenblock har lagts till i exekveringskärnan. Den fjärde ALU ökar den totala processorns genomströmning med 1,5 gånger genom att möjliggöra enkelcykelinstruktioner (som ADD och SUB) och push-pull heltalsoperationer som multiplikation. De andra två ALU:erna kan bara hantera grundläggande enkelcykelinstruktioner, medan det sista blocket är laddat med mer komplexa matematiska operationer som division, multiplicera-ackumulera, etc. Ett andra grenblock i exekveringskärnan fördubblar antalet samtidiga grenövergångar. core kan hantera arbete, vilket är användbart i de fall där två av de sex kommandona som skickas hänför sig till grenövergångar. Interna tester på ARM har visat prestandafördelar med att använda detta andra grenblock.
Andra kärnförändringar inkluderar tillägget av en andra AES-krypteringspipeline, ökad minnesbandbredd, en förbättrad nästa generations dataförhämtningsmotor för att förbättra energieffektiviteten samtidigt som systemets DRAM-genomströmning ökar, cache-optimeringar och mer.
De största vinsterna ses i Cortex-A77 i heltals- och flyttalsoperationer. Detta stöds av ARM:s interna SPEC-riktmärken, som visar prestandavinster på 20 % och 35 % i heltals- respektive flyttalsoperationer. Förbättringar av minnesbandbredden ligger någonstans i intervallet 15-20 %. Sammantaget ger optimeringar och ändringar av A77 i genomsnitt 20 procents prestandaökning jämfört med föregående generation. Med nyare tekniknormer som 7nm ULV kan vi få ytterligare fördelar i slutliga chips.
ARM utvecklade Cortex-A77 för att fungera i en 4+4 big.LITTLE-kombination (4 kraftfulla kärnor och 4 enkla energieffektiva). Men med tanke på det ökade området för den nya arkitekturen kan många tillverkare, för att spara pengar, introducera 1+3+4 eller 2+2+4 kombinationer, som redan praktiseras aktivt, där endast en eller två kärnor kommer att vara fullfjädrad, oklippt A77.
Källa: 3dnews.ru