Intel information om tvÄ nya sÄrbarheter i Intel-processorer orsakade av datalÀckage frÄn L1D-cachen (, L1DES - L1D Eviction Sampling) och vektorregister (, VRS - Vector Register Sampling). SÄrbarheter tillhör klassen (Microarchitectural Data Sampling) och baseras pÄ tillÀmpningen av sidokanalanalysmetoder pÄ data i mikroarkitektoniska strukturer. AMD, ARM och andra processorer pÄverkas inte av problem.
Den största faran Àr L1DES-sÄrbarheten, som avveckling av block med cachelagrade data (cache-rad), avhysta frÄn första nivÄns cache (L1D), i Fill Buffer, som i detta skede bör vara tom. För att bestÀmma data som har lagt sig i fyllningsbufferten kan vi anvÀnda sidokanalanalysmetoder som tidigare föreslagits i attacker (Microarchitectural Data Sampling) och (Transaktionell asynkron abort). KÀrnan i det tidigare implementerade skyddet mot
MDS och TAA vid spolning av mikroarkitektoniska buffertar före kontextvÀxling, men det visar sig att under vissa förhÄllanden spolas data spekulativt in i buffertar efter spolningsoperationen, sÄ MDS- och TAA-metoder förblir tillÀmpliga.
Som ett resultat kan en angripare uppnÄ detektering av data som avlÀgsnats frÄn den första nivÄns cache som Àndrades under körningen av en applikation som tidigare ockuperade den nuvarande CPU-kÀrnan, eller applikationer som körs parallellt i andra logiska trÄdar (hyperthread) pÄ samma CPU kÀrna (att inaktivera HyperThreading minskar ingen attackeffektivitet). Till skillnad frÄn attack ,L1DES tillÄter inte val av specifika fysiska adresser för inspektion, men det ger möjlighet att passivt övervaka aktivitet i andra logiska trÄdar associerade med, ladda eller lagra vÀrden i minnet.
Baserat pÄ L1DES har olika forskarlag utvecklat flera attackvarianter som potentiellt kan extrahera kÀnslig information frÄn andra processer, operativsystemet, virtuella maskiner och skyddade SGX-enklaver.
- VUSec Team RIDL-attackmetod för L1DES-sÄrbarheten. TillgÀngliga , som ocksÄ kringgÄr Intels föreslagna MDS-skyddsmetod, som Àr baserad pÄ att anvÀnda VERW-instruktionen för att rensa innehÄllet i mikroarkitektoniska buffertar nÀr de ÄtergÄr frÄn kÀrnan till anvÀndarutrymmet eller nÀr kontrollen överförs till gÀstsystemet (forskare insisterade initialt pÄ att VERW (clearing microarchitectural) buffertar) för skydd Àr otillrÀckligt och krÀver en fullstÀndig tömning av L1-cachen pÄ varje kontextvÀxel).
- Team uppdaterade min med hÀnsyn till L1DES-sÄrbarheten.
- Forskare vid University of Michigan har utvecklat sin egen attackmetod (), som lÄter dig extrahera konfidentiell information frÄn operativsystemets kÀrna, virtuella maskiner och skyddade SGX-enklaver. Metoden bygger pÄ med en mekanism för asynkront avbrott av operationer (TAA, TSX Asynchronous Abort) för att bestÀmma innehÄllet i fyllningsbufferten efter en datalÀcka frÄn L1D-cachen.
Andra VRS (Vector Register Sampling) sÄrbarhet med lÀckage in i lagringsbufferten (Store Buffer) av resultaten av lÀsoperationer frÄn vektorregister som Àndrats under exekveringen av vektorinstruktioner (SSE, AVX, AVX-512) pÄ samma CPU-kÀrna. LÀckan intrÀffar under en ganska sÀllsynt uppsÀttning omstÀndigheter och orsakas av det faktum att en spekulativ operation som resulterar i reflektion av tillstÄndet för vektorregister i lagringsbufferten fördröjs och slutförs efter att bufferten har tömts, och inte före den. I likhet med L1DES-sÄrbarheten kan innehÄllet i lagringsbufferten sedan bestÀmmas med MDS- och TAA-attacktekniker.
Forskare frÄn VUSec-gruppen , som lÄter dig bestÀmma vÀrdena för vektorregister som erhÄlls som ett resultat av berÀkningar i en annan logisk trÄd av samma CPU-kÀrna. Intel Company VRS-sÄrbarhet ansÄgs vara för komplex för att utföra riktiga attacker och tilldelades en lÀgsta svÄrighetsgrad (2.8 CVSS).
Problemen rapporterades till Intel i maj 2019 av Zombieload-teamet frĂ„n Technical University of Graz (Ăsterrike) och VUSec-teamet frĂ„n Free University of Amsterdam, och sĂ„rbarheterna bekrĂ€ftades senare av flera andra forskare efter att ha analyserat andra MDS-attackvektorer. Den första MDS-rapporten innehöll inte information om L1DES- och VRS-problemen pĂ„ grund av bristen pĂ„ en fix. Korrigeringen Ă€r inte tillgĂ€nglig nu, men den överenskomna sekretessperioden har löpt ut.
Som en lösning rekommenderas det att inaktivera HyperThreading. För att blockera sÄrbarheten pÄ kÀrnan, föreslÄs det att ÄterstÀlla L1-cachen vid varje kontextvÀxel (MSR-bit MSR_IA32_FLUSH_CMD) och inaktivera TSX-tillÀgget (MSR-bitar MSR_IA32_TSX_CTRL och MSR_TSX_FORCE_ABORT).
Intel slÀpp en mikrokoduppdatering med implementering av mekanismer för att blockera problem inom en snar framtid. Intel noterar ocksÄ att anvÀndningen av attackskyddsmetoder föreslogs 2018 (L1 Terminal Fault) lÄter dig blockera utnyttjandet av L1DES-sÄrbarheten frÄn virtuella miljöer. Ge sig pÄ Intel Core-processorer frÄn och med den sjÀtte generationen (Sky, Kaby, Coffee, Whiskey, Amber Lake, etc.), samt vissa Intel Xeon och Xeon Scalable-modeller.
Dessutom kan det noteras , sÄ att du kan anvÀnda attackmetoder för att faststÀlla innehÄllet i root-lösenords-hash frÄn /etc/shadow under periodiska autentiseringsförsök. Om det ursprungligen föreslagna utnyttjandet avgjorde lösenordet hash in , och efter att ha applicerat lÀckan under driften av den asynkrona avbrottsmekanismen (TAA, TSX Asynchronous Abort) utförde en liknande operation i , dÄ gör den nya varianten en attack pÄ 4 sekunder.
KĂ€lla: opennet.ru
