TSA-attack läcker information från AMD-processorns mikroarkitekturstrukturer

AMD har avslöjat en ny klass av mikroarkitekturattacker mot sina processorer, kallade TSA (Transient Scheduler Attack). Attacken gör det möjligt för en angripare att kringgå CPU-isoleringsmekanismer och fastställa data som bearbetats i andra sammanhang, till exempel från användarutrymme för att fastställa information som bearbetats på kärnnivå, eller från en gäst för att lära sig data som används i en annan gäst.

Sårbarheterna upptäcktes under utvecklingen av en verktygslåda skapad av forskare från Microsoft och ETH Zürich för att stresstesta mikroarkitekturisolering mellan olika säkerhetszoner som kärnan, virtuella maskiner och processer.

Attackmetoden baseras på beroendet av exekveringstiden för vissa instruktioner på tillståndet hos mikroarkitekturstrukturer. När processorn förväntar sig ett snabbt slutförande av instruktionen att läsa data från minnet (till exempel, om man antar att data finns i L1-cachen), men misslyckas med att hämta data, inträffar ett "falskt slutförande"-tillstånd för instruktionen. I detta fall kan processorn, redan innan detta tillstånd bestäms, schemalägga spekulativ exekvering av andra operationer som är beroende av resultatet av att exekvera instruktionen att läsa in från minnet.

Eftersom inläsningen inte slutfördes ogiltigförklaras de data som är associerade med den av processorn, och inläsningsoperationen upprepas senare. Beroende operationer utförs också på nytt när korrekta data är klara. Pipelinens tömning utförs dock inte efter att instruktionen, för vilken villkoret "falskt slutförande" är åtgärdat, har körts, och felaktiga data kan omdirigeras till beroende operationer.

Utförandet av sådana operationer ändrar inte tillståndet för cachen och TLB:n (Translation Lookaside Buffer), d.v.s. data kan inte återställas med traditionella metoder för att bestämma cachens tillstånd. Men dessa data påverkar exekveringstiden för andra instruktioner. Analys av exekveringstiden kan användas som en källa till informationsläckage från mikroarkitekturstrukturer som finns kvar efter spekulativ exekvering av andra operationer.

Beroende på källan för utvinning av restdata identifieras två sårbarheter:

• CVE-2024-36350 (TSA-SQ — TSA Store Queue) — en läcka från den tillfälliga lagringsbufferten för skrivoperationer (Store Queue), vilket gör det möjligt att bestämma resultatet av att skriva instruktioner till minnet.
• CVE-2024-36357 (TSA-L1 — TSA L1-datacache) — läckte genom L1D-cachen.

Sårbarheterna förekommer i AMD-processorfamiljen (Fam19h) baserad på mikroarkitekturerna Zen 3 och Zen 4. Problemet finns till exempel i processorserierna AMD Ryzen 5000/6000/7000/8000, AMD EPYC Milan/Milan-X/Genoa/Genoa-X/Bergamo/Siena, AMD Instinct MI300A, AMD Ryzen Threadripper PRO 7000 WX, AMD EPYC Embedded 7003/8004/9004/97X4 och AMD Ryzen Embedded 5000/7000/V3000.

Ändringarna som behövdes för att blockera sårbarheten inkluderades i decemberuppdateringen av mikrokod och den plattformsinitialiseringsbaserade firmware (PI) som släpptes till OEM-tillverkare. Patchar för att skydda mot sårbarheten har skickats in för inkludering i kärnan. Linux (Kärnans kommandoradsalternativ "tsa=off" finns för att inaktivera skydd som negativt påverkar prestandan.) En korrigering har också lagts till för Xen-hypervisorn. Att blockera sårbarheten kräver både en mikrokoduppdatering och aktivering av skyddsläge på kärn- eller hypervisornivå.

Källa: opennet.ru